五邑大学

数字电路课程设计报告

题目：两位十进制计数显示器

院    系  信息工程学院   

专    业   通信工程       

学    号   AP1005833    

学生姓名   张国辉         

指导教师   陈鹏          

报告日期   2013年4月     

两位十进制计数显示器

1.题目概述

     计数器电路是一种随时钟输入CP的变化，其输出按一定的顺序变化的时序电路，其变化的特点不同可将计数器电路按以下几种进行分类：

　　按照时钟脉冲信号的特点分为同步计数器和异步计数器两大类，其中同步计数中构成计数器的所有触发器在同一个时刻进行翻转，一般来讲其时钟输入端全连在一起；异步计数器即构成计数器的触发器的时钟输入CP没有连在一起，其各触发器不在同一时刻变化。一般来讲，同步计数器较异步计数器具有更高的速度。

　　按照计数的数码变化升降分为加法计数器和减法计数器，也有一些计数器既可实现加计数又可实现减计数器，这类计数器为可逆计数器。按照输出的编码形式可分为：二进制计数器、二—十进制计数器、循环码计数器等。

　　按计数的模数（或容量）分：十进制计数器、十六进制计数、六十进制计数器等。

计数器不仅用于计数，还可以用于分频、定时等应用，是时序电路中使用最广的一种。本设计将设计一个模为100的一百进制计数器，主要采用芯片有555定时器、74ls00与非门、74LS162计数器、74LS48七段字形译码器，以及七段LED数码管，电路的时钟为1Hz左右，即为大约一秒钟跳一次。

2.电路设计

     电路的设计分为四个模块，波形产生电路产生电路所需的时钟脉冲，计数电路产生0-99的计数信号，显示驱动电路实现电路信号译码，其本质是一个4-8译码器，驱动数码管显示，显示电路用到的是两个共阴数码管。电路原理框图如图1所示。

图1  电路原理框图

2.1.波形产生电路设计

555定时器是一种模拟电路和数字电路相结合的中规模集成电路,其内部结构如图（A）及管脚排列如图（B）所示。

它由分压器、比较器、基本R--S触发器和放电三极管等部分组成。分压器由三个5 的等值电阻串联而成。分压器为比较器A₁、A₂提供参考电压，比较器A₁的参考电压为2/3V_CC，加在同相输入端，比较器A₂的参考电压为1/3V_CC，加在反相输入端。比较器由两个结构相同的集成运放组成。高电平触发信号加在A₁的反相输入端，与同相输入端的参考电压比较后，其结果作为基本R--S触发器R_D端的输入信号；低电平触发信号加在A₂的同相输入端，与反相输入端的参考电压比较后，其结果作为基本R—S触发器S_D端的输入信号。基本R--S触发器的输出状态受比较器A₁、A₂的输出端控制。由555定时器组成的多谐振荡器如图(C)所示，其中R₁、R₂和电容C为外接元件。其工作波如图(D)所示。

设电容的初始电压＝０，t＝０时接通电源，由于电容电压不能突变，所以高、低触发端＝＝０<1/3Ｖ_ＣＣ，比较器Ａ1输出为高电平，Ａ２输出为低电平，即，（1表示高电位，0表示低电位），触发器置１，定时器输出此时，定时器内部放电三极管截止，电源经，向电容Ｃ充电，逐渐升高。当上升到1/3V_cc时，输出由０翻转为１，这时，触发顺保持状态不变。所以0<t<期间，定时器输出为高电平１。

时刻，上升到2/3V_CC，比较器的输出由１变为０，这时，，触发器复０，定时器输出。

期间，，放电三极管Ｔ导通，电容Ｃ通过放电。按指数规律下降，当2/3V_CC时比较器输出由０变为１，Ｒ－Ｓ触发器的，Ｑ的状态不变，的状态仍为低电平。

时刻，下降到1/3，比较器输出由1变为0，R---S触发器的1，0，触发器处于1，定时器输出。此时电源再次向电容C放电，重复上述过程。

通过上述分析可知，电容充电时，定时器输出，电容放电时，0，电容不断地进行充、放电，输出端便获得矩形波。多谐振荡器无外部信号输入，却能输出矩形波，其实质是将直流形式的电能变为矩形波形式的电能。

由图（D）可知，振荡周期。为电容充电时间，为电容放电时间。

充电时间                    

放电时间

矩形波的振荡周期

2.2.计数电路设计

计数电路的设计是本设计的核心。在实际应用中，可能会遇到非二进制或十进制的计数器，比如钟表，其秒、分、时的进制莫长为60，而昼夜一天的进制模长为24.目前集成芯片应用最多的是4位二进制计数器和十进制计数器。所以利用现有的芯片的清零端和预置数端，构成任意进制的计数器。总体来说构成任意进制的计数器有两种方法：反馈回零法和反馈预置数法。设要实现M进制计数器，而芯片的进制N，则可能M<N，或M>N。当M<N时，一片N进制的集成芯片就可以实现M进制计数器。当M>N则需要两片以上的芯片，其方法有串行进位方式和并行进位方式。本电路使用的HD74LS162芯片是一个十进制的芯片，对应的引脚定义如表1所示，功能表如表2所示。

表1  HD74LS162芯片功能表

表2 74ls162引脚功能表

本电路需要两块这样的芯片构成100进制的计数器，采用的方式为串行进位的方式，电路如图2所示。

图2  按串行方式构成的同步100进制加法计数器

通过个位计数芯片的进位输出作为十位计数芯片的时钟信号就可实现0-99的计数。但是由于该芯片是同步进位，同步清零的，且是上升沿触发的，设两块芯片初态为0000 0000，即当个位芯片跳到9（1001）时，同时产生进位信号，使得十位芯片获得一个时钟脉冲上升沿，十位芯片跳转，即数码状态为00011001，这样的数码状态时错误的。因此需要一个非门，数码的状态就会由0000 1001跳转到0001 0000直到1001 1001后完成0-99个状态循环。

2.3.显示驱动电路设计

译码是编码的逆操作，是把二进制代码转换为高低电平信号输出。实现译码的电路称为译码器。其可以分为：变量译码和显示译码两类。 变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。 显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。在许多数字系统中，如数字温度计，电子手表，计算机等需要把译码器输出的高低电平信号，显示成人们熟悉的0-9、字母或图案，这就需要显示器件，将驱动显示器件的译码器称为显示译码器。本电路显示驱动电路使用的是HD74LS48译码芯片，即4-8译码器。该芯片各管脚定义如图3

图3  HD74LS48译码芯片管脚定义

其中，ABCD为译码输入端，abcdefg为译码输出端，LT为灯测试端，输入低电平是，输出端a~g均为高电平，数码管显示“8”，译码时加高电平；BI为灭零输入端，当输入为低电平，且输入ABCD为0000是，本应显示零的不显示“0”,BO为灭灯输入/灭零输出的双向端口，当该端口作为输入端口输入低电平时，无论其他输入端口为何种状态，输出端a~g全为低电平，显示器熄灭当该端口作为输出端口时，此时若输入ABCD=0000，且BI为低电平时，BO端口输出低电平，它的作用是在多位数码显示电路中作为消零的输入信号。只要给LT BO BI高电平即可实现译码。表3是译码电路的功能表。

表3  HD74LS48译码芯片功能表

2.4.LED显示

发光二极管点亮只须使其正向导通即可，根据LED的公共极是阳极还是阴极分为两类译码器，即针对共阳极的低电平有效的译码器；针对共阴极LED的高电平输出有效的译码器。发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字，由于发二极管会发光，故LED数码管适用于各种场合。LED管脚定义如图4所示。

图4  数码管管脚定义

当a~g端接高电平时，发光二极管点亮。根据点亮的段数不同，可显示不同的数码。由译码芯片的输出可知，本电路的数码管需要使用共阴7段数码管。对应管脚接到对应的译码管脚,共阴脚接地就可按正确的数码显示。

3.总电路原理图

     按照前面各模块的电路设计分析，可以设计出100进制计数器，电路原理图如图6所示。所用到的器件为1个555定时器，两片74162十进制计数芯片，两片7448显示译码芯片，一个7400四输入与非门，两个1位数码管，两个470k电阻，1个1uF电解电容，1个0.01uF瓷片电容。电路使用的是5V直流电源。

图5  100进制计数器总电路原理图

4.各模块的数字逻辑

4.1.计数电路数字逻辑

表4  计数电路逻辑功能表

   

上表是计数电路正常工作时，电路中的逻辑功能表。CEP, CET,PE*为使能输入端，高电平有效，RP是时钟信号，上升沿触发，Q3   Q2  ，Q1   ，Q0是四位输出。

4.2.显示驱动电路数字逻辑

表5  显示驱动电路逻辑功能表

5.参数计算
5.1.波形产生电路电阻的计算

假设电路要产生1Hz频率的时钟脉冲即：

f=1/T=1/(R₁+2R₂)Cln2=1Hz （1）

电容C取1uF得;

0.69(R₁+2R₂)×10^-6=1s；

再令R₁=R₂得；

0.69×3R₁×10^-6=1s;得R₁=483.091K;

通过查表取标称值470K；

把R₁=R₂=470K代入（1）式；

T=(R₁+2R₂)Cln2=3R₂Cln2=0.9729s

f=1/T=1.028Hz

6.PCB图

电路总的设计PCB如图6所示，转印的PCB图如图7所示：

图6  电路总的设计PCB

图7  转印的PCB图

7.焊接调试记录
按照图8装配图焊上相应的电子元器件和飞线，完成电路板焊接。

图8  电路装配图

仔细检查电路无虚焊和焊错及短路断路后，给电路的电源正负端通上5V直流电源。

电源通电后，电路能正常工作，数字从0-99跳转，大约1s一次跳转，符合电路预期设计要求。第一次做的电路板如图9。

图9  第一次做的电路板

    但是由于第一次做的电路板因为飞线较多，这给电路的装配带来了极大的麻烦，也不符合电路设计要求，因此需要修改PCB设计图，尽量减少飞线。图10是第二次制板的正面实物图，图11为背面实物图。

图10  第二次制板正面实物图

图11  背面实物图

8．小结
    通过这次的100进制计数器的设计，我提高了动手能力，运用理论到实际中的能力。这次设计中，碰到的一个比较大的问题是很多资料都是英文的，这给了解芯片的各管脚定义和功能带来了不少的麻烦。但还是查字典把它看懂了。鉴于此次选用的是10进制的HD74LS162计数芯片，也大大简化了电路设计，省了不少的麻烦。总的来看，这个电路的设计的个位和十位电路设计是几乎一样的，画电路图就省略很多重复的工作，画了一位的，再复制相同的再稍微修改并连接起来电路原理图就弄好了。但是期间也是磕磕碰碰，第一次设计的板子未能尽量减少飞线数目，给装配带来了较大麻烦，因此重新制作了一块板子。说到这个电路的用处，这个设计可用来当100s粗略计数表，运用在一些不需要太精准计数的一些场合。

9．参考文献

[1]徐秀平．数字电路与逻辑设计[M]．北京：电子工业出版社．2010

[2]赵景波．向先波.Protell 99SE多层电路板设计与制作（修订版）[M]．北京：人民邮电出版社．2012

[3]创华奇电子．74LS160 芯片同步十进制计数器（直接清零）[EB/OL]．http://www.createstar.net/chinese/news/10/588.html．2013

[4]道客巴巴．74LS148管脚图引脚功能表真值表逻辑图扩展资料[OB/OL]．http://www.doc88.com/p-75029430689.html．2010/2/4

[5]李定华．实用科技[J]．555定时器及其应用．2010,(3):230.

第二篇：数电课程设计报告完整版——数字钟

数字电子钟设计

摘    要

所谓数字钟，是指利用电子电路构成的计时器。相对机械钟而言，数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功能。

设计过程采用系统设计的方法，先分析任务，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。

本文针对简易数字钟的设计要求，提出了两种整体设计方案，在比较两个方案的优缺点后，选择了其中较优的一个方案，进行由上而下层次化的设计，先定义和规定各个模块的结构，再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片，分析各芯片是否适合本次设计，选择较合适的芯片进行设计，最后将设计好的模块组合调试，并最终在protues下仿真通过。

关键词：数字电子钟  校时  报时  子系统

1前言

由于现代社会的数字电子技术高速发展，电子钟应运而生，又由于电子技术的不断改进，采用中规模的逻辑器件可以使电子钟的体积变得很少，实用更加方便，应用更加广泛。

作为电气工程及其自动化专业的学生，我们都应该能够运用学到的数电和抹点知识，去解决和分析一些逻辑电路的问题，继而学会设计具有一定逻辑功能的逻辑器件，这次电子工艺实习给我们一个能力全面提升的契机。

我们设计的电子钟，严格按照设计要求，具有整点报时，调时，调分等功能，而且增加了停止计时，秒信号灯等功能。特别是，我们的调时调分开关，都加上了消抖电路，使用了硬件消抖的方法消抖，这些都是我们组，区别于其他组的地方。

2 设计任务

2.1 设计思路

能按时钟功能进行小时、分钟、秒计时，能调时调分，能整点报时，使用3个2位数码管显示。

总体设计

本阶段的任务是根据任务要求进行模块划分，提出方案，并进行比较分析，最终找到较优的方案。

该方案的优点是模块内部简单，基本不需要额外的电路，该方案结构简单，模块间关系较明确，模块外不需使用较多门电路，但不利于功能扩充。

2.2 设计方案

2.2.1 设计方案一、采用同步电路，总线结构

时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：

2.2.2 设计方案二、采用异步电路，数据选择器

将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下：

该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，但设计难度大，门电路数量也比较多。

综上所述，本次设计采用方案一。秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采用同一单元。控制模块实现调整时分，现对本方案中的各个主要功能模块的接口定义如下：

1.60进制模块（电路图中模块名称为60count，下同。）

实现同步60进制计数，可调整

2.24进制模块（24count）

实现同步24进制计数，可调整

3.闹钟模块（60clock，24clock）

实现可与时钟比较，并输出闹铃信号，可调整

至此，本阶段就结束了。在上面的接口定义中，也可以发现，各个模块紧密联系，电路比较简单，较易实现

3 数字电子钟结构

将时钟信号输给秒模块，秒模块的进位输给分模块，分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换，电路框图如下：

图1 数字电子钟结构图

该方案用总线结构，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，但设计难度大，门电路数量也比较多。

3.1 震荡电路

震荡电路是数字电子钟的基础，电路输出一个频率为1Hz的时钟信号作为电子钟的秒信号。

  由于石英晶体振荡器所产生的频率比较稳定和精确，所以选择石英晶体来产生振荡。选用32768Hz的石英晶振，经过分频率后，可产生频率为1Hz的时钟信号。

3.2 分频电路

  由于晶体振荡器产生的时钟信号频率高，不可直接作为秒信号的时钟输入信号，所以要对晶体振荡器产生的信号进行分频。

  方法：由于2的15次方刚好是32768Hz，所以对晶体振荡器产生的信号进行15次分频后，即可得到1Hz的时钟信号。

3.3 计数器电路

  根据设计要求，电子钟由秒，分，时，三部分组成，下面分别对三部分电路进行阐述。

3.3.1 秒位计数器

  由于以上所说晶体振荡器产生频率为32768Hz时钟信号经过15次分频后即可产生1Hz的时钟信号，所以可以直接把所得的1Hz信号作为秒位计数器的时钟信号。

  计数方面选择具有计数功能的74LS90芯片，采用反馈清零方法，组成60进制的计数器，60秒之后产生进位信号，与电子钟的秒位60后进位相对应。

3.3.2 分位计数器

  分位计数器同样采用74LS90芯片，用秒位的进位信号作为时钟信号，秒位60秒产生一个进位信号，当秒位产生一次进位信号，分位相应地计一个数，与数字电子钟秒位60秒后分位计数一次相对应。

  同时用74LS90采用反馈清零法组成一个60进制计数器，计数到60后产生一个进位信号，作为时信号的时钟信号。

3.3.3 时位计数器

  原理跟以上阐述的一样，分位计数到60后产生一个进位信号作为时位的时钟信号，60分钟后，时位计一次数，与数字电子钟相对应。

  同样用74LS90计数，所不同的是在时位需要用反馈清零法组成一个24进制计数器。

3.4 译码显示电路

  译码显示是将计数器的状态直观地显示出来。

  由于计数器输出的是一个8421BCD码，所以可以用4511显示译码器与2位共阴极数码管进行译码显示。

3.5 校时电路

  数字电子钟必须具有校时功能才有现实意义，所以对设计的电子钟加校时电路。

  方法：利用开关和或门电路达到校时功能，由于机械开关在工作时有时会产生抖动现象，造成校时错误，或者跳得比较多，或者比较快，所以应加去抖电路。

3.6 报时电路

  为增强数字电子钟的功能，有必要加上报时功能。

  可利用蜂鸣器与组合逻辑电路，设计成到59分50秒开始响，到整点一共10秒时间内响5次，两秒响一次。

4 具体设计步骤与方法。

4.1 振荡器

  振荡器是数字电子钟各位计数的基本时钟信号，要求产生的时钟信号必须频率稳定和精确。根据石英晶体振荡器所具的特性，可以选用32768Hz的石英晶体振荡器来进行振荡电路设计。

电路中，有22p电容2个，32768Hz石英晶体振荡器1个，阻值较大的电阻1个。

图2 晶体振荡器电路

4.2 分频电路

  由于2的15次方刚好是32768，所以将上述晶体振荡器产生振荡电路经过15次分频即可得到所需的1Hz时钟信号。

  但是，由于芯片的限制，提供的芯片有CD4060，这是个14次分频器，还差一次分频，可以用D触发器实现。

  综合上述，可以先用CD4060进行14次分频，将所得信号再用D触发器分频，即可得到频率为1Hz的时钟信号。电路图如下。

图3 分频电路

4.3 计数器电路

4.3.1 秒位60进制计数器

  从晶体振荡电路所得的信号经过分频电路后得到频率为1Hz的时钟信号，可以把此1Hz的时钟信号作为秒位的时钟信号。

利用74LS90芯片采用反馈清零方法，设计成一个60进制计数器。电路如图4。

图4为一个60进制计数器，由两部分组成，74LS90的CKB端与Q0端相接，构成一个十进制计数器。利用高位Q3端作为十位的时钟信号，十位利用0110这个状态清零，组成一个六进制计数器。这样，个位与十位组合而成的就是一个60进制计数器，CKA为时钟信号。

图4 秒位60进制计数器

4.3.2 分位60进制计数器

  分位利以秒位的进位信号作为时钟信号，也是组成一个60进制计数器，也由2片74LS90构成。个位CKA端与Q0端相接，组成十进制计数器，十位利用个位Q3端作为时钟信号，而且利用0110状态清零，这样就组成一个60进制计数器，与秒位不同的只是分位的时钟信号是秒位的进位信号。电路如图5。

图5 分位60进制计数器

4.3.3 时位计数器

  时位的时钟信号是分位的进位信号，利用74LS90采用反馈清零方法组成24进制计数器。

  个位是一个十进制计数器，用Q3端作为十位的时钟信号。用十位的0010状态和个位的0100状态共同来对十位与个位清零。电路如图6。

图6 时位24进制计数器

4.4 译码显示电路

  译码显示电路是将各计数器计数情况直观地显示出来。

  由于用74LS90设计的计数器输出是8421BCD码，所以可以用4511与2位共阴极数码管这个组合来实现译码显示功能。

  采用4511显示译码器，该译码器是一个对8421BCD码译码输出高电平有效的译码器。以秒位为例的译码显示电路如图7，分位，时位原理一样。

图7 秒位显示译码电路

4.5 校时电路

  校时电路用于调节时间。一个开关来实现此功能，由于机械开关在接通时会产生抖动现象，所以需要加一个去抖动电路，可以用4013芯片实现。电路如图8。

  图中，去机械开关抖动电路输出信号与秒位进位信号加一个或门，作为分位的时钟信号。

图8 去抖动校时电路

4.6 报时电路

  报时电路设计为蜂鸣器在59分50秒开始响，持续10秒，2秒响一次，响5次。

4.7 完整电路

  将振荡电路，分频电路，秒位，分位，时位计数器电路，显示译码电路，校时电路，报时电路，这些模块相连接，组成总的设计电路，即数字电子钟电路。如图9所示。

                                图9 数字电子钟电路

5调试

  电路设计好之后需要经过调试确认电路可行性后，方可焊接电路。

  调试顺序为：振荡电路模块，分频电路模块，计数器模块，译码显示电路模块，校时模块，报时电路模块。每个模块进行调试都确认无误后，即可把每个模块连接好，组成一个完整的数字电子钟。

  根据Proteus软件对电路仿真后得出的结论是没有问题的，在一般情况下接线后不会有问题，但是前提是调试时接线不能接错。

6电路板焊接

  首先应把芯片整体的排布有一个概念，尽量做到整齐，容易检查，走线，飞线简单。注意各个芯片的接地端和电源端要焊好，不要出现虚焊等情况。由于电路比较复杂，焊接完成后若然出现问题，需要反复检查，最终解决问题。

  焊接是在电路板后面焊，所以管脚要注意。

7设计结果

  这次设计成功，设计电路图过程比较快，焊接时由于电路比较复杂，走线，飞线比较多，第一次焊好之后出现问题，后来经过检查，发现问题，并及时解决，除校时电路去抖动功能有点缺陷外，最终数字电子钟基本成功完成。

8心得体会

  经过长达两个星期的设计与思考，最终在Proteus上完成了数字钟的模拟。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下：

1.  设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间在上面。

2.  方案确定后，才开始设计。设计时，多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。在整体设计都正确后，再寻求简化的方法。

3.  在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。

4.  尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于与别人交流。如果电路乱的连自己都看不懂，那还如何改进和扩展。

5.  很多难点的突破都来自于与同学的交流，交流使自己获得更多信息，开拓了思路，因此要重视与别人的交流。

6.  应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了许多理论课上学的内容，如真值表、卡拉图等。本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。

参 考 文 献

（1）康华光.2005.电子技术基础.武汉:高等教育出版社.246-302。

（2）Proteus软件内的帮助文件。

（3）清华大学教研组编，阎石主编：《数字电子技术基础》（第四版），北京， 高等教育出版社 ，20##年。