数电课程设计说明书

题     目 数字电子钟的设计

系    (部)               

专业(班级)              

姓     名               

学     号                 

指导教师                

起止日期                     

摘要：

这次课程设计采用的课题是数字电子钟的设计。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式始终相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。

因此，此次设计数字钟就是为了了解数字钟的原理，从而学会设计制作数字钟，并在设计数字钟的过程中进一步了解各种在制作中用到的中小规模集成电路的作用及实用方法，且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与实用方法。

关键词：

数字电子钟

目  录

1、绪论：.. 3

2、课程设计的主要内容：.. 5

3、设计作品名称：.. 6

3.1、电路原理图：... 6

3.1.1、使用的关键器件... 6

3.1.2、60进制计数器的电路图... 8

3.1.3、24进制计数器的电路图... 9

3.1.4、总电路图... 9

3.2、工作原理、仿真和性能测试与分析：... 10

4、总结：.. 11

5、存在的不足及建议：.. 12

1、 绪论：

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。

    这次数字电子技术课程设计，老师总共给出了十个课题供我们选择。之所以选择这个课题，是因为觉得其综合性较其它课题可能要强一些，它其中就包括了计数器的应用。本次设计主要研究了计数器的进制设置及数字钟电路的搭接方法。通过这次课程设计，可以了解数字钟的组成和工作原理，掌握简单数字系统设计方法。设计过程中，通过对课题的研究，可以进一步理解所学的数字电子技术知识，从而达到综合掌握所学进而应用的目的。

数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”、“分”、“秒”、“星期”、计数器、校时电路、报时电路和振荡器组成。但由于时间限制，本次课程设计所完成的是由译码显示器、“时”、“分”、“秒”组成的部分数字钟电路，能实现二十四小时的计时与显示。其中秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到译码显示器译码，通过LED七段显示器显示出来。

由于仿真及实验条件的限制，本次数字钟的仿真输出数据存在一定的不稳定性，但其本质功能是可以实现的。

2、课程设计的主要内容：

08级数字电子技术课程设计任务书

系(部):电子与通信工程系  专业: 通信 指导教师: 龙英、冯璐、陈威兵、高岳民 20##-6-15

3、设计作品名称：

数字电子钟

3.1、电路原理图：

3.1.1、使用的关键器件

     74290N：290为二、五、十进制计数器，共有54/74290和54/74LS290两种线路结构型式，其主要电器特性的典型值如下（不同厂家具体值有差别）：

主要电器特性的典型值如下(不同厂家具体值有差别):

    异步清零端 MR1,MR2 为高电平时，只要置9 端MS1,MS2 有一个为低电

平，就可以完成清零功能。

当 MS1,MS2 均为高电平时，不管其他输入端状态如何，就可以完成置9

功能。

当 MR1,MR2 中有一个以及MS1,MS2 中有一个同时为低电平时，在时钟

端/CP0,/CP1 脉冲下降沿作用下进行计数操作：

a) 十进制计数。应将/CP1 与Q0 连接，计数脉冲由/CP0 输入。

b) 二、五混合进制计数。应将/CP0 与Q1 连接，计数脉冲由/CP1 输入。

c) 二分频、五分频计数。Q0 为二分频输出，Q1~Q3 为五分频输出。

引出端符号：

外部管腿图：

逻辑图：

 

功能表：

  3.1.2、60进制计数器的电路图

说明：由两片74290芯片组成，采用异步时序电路控制和反馈清零法，在十位计数到5时，下一个脉冲一到来清零。

  3.1.3、24进制计数器的电路图

说明：由两片74290芯片组成，采用异步时序信号控制和反馈清零法实现24进制计数。

  3.1.4、总电路图

说明：通过24进制计数器和60进制计数器级联而成。

3.2、工作原理、仿真和性能测试与分析：

   本次设计的数字电子钟的原理框图如下：

   

    由原理框图知电子钟主要由译码显示电路、计数器、信号发生器三部分组成，其中计数器是设计研究的重点。

    其中秒计数器和分计数器都是用两片74290芯片来实现60进制计数，个位采用10进制，十位采用6进制。个位计数范围为0000~1001循环每当计数到1001（相当于10进制数的9）时，再输入一个计数脉冲则会变为0000，这时十位计数加1，个位计数开始下一个计数循环。实现原理：输出端QA、QB、QC、QD要从0101跳变到0000，中间经过一个瞬间状态0110。这时只须将QB、QC、两端经过一个2输入与门输出到R1、R2端。同理分计数器的实现原理与秒计数的实现原理一样。至于时计数器使用的24进制计数，其原理大致相同，输出端QA、QB、QC、QD从0010跳变到0000.，将个位计数芯片的QC端与十位计数芯片的QB端经过一个2输入与门输出到R1、R2端。

    秒计数器与分计数器的级联方式是将秒计数器的与门输出端连接到分计数器的个位芯片脉冲输入端。同理，分计数器与时计数器的级联方式同秒计数器与分计数器的级联方式。这样，当秒计数器计数到59，再输入一个脉冲，分计数器将计数加1，同时秒计数器归零，秒计数器进入下一个计数循环；当秒计数器计数到59，分计数器计数到59，再输入一个脉冲，时计数器将计数加1，同时分计数器和秒计数器归零，秒计数器和分计数器进入下一个计数循环；当秒计数器计数到59，分计数器计数到59，时计数器计数到23，再输入一个脉冲，全部计数归零，计数进入下一个循环。

    译码显示电路：时、分、秒计数器的个位与十位分别通过每位对应一块显示器，随时显示出时、分、秒的数值。

    数字钟电路采用仿真软件Multisim9仿真，仿真效果基本达到预期效果。从仿真结果来看，电路存在一些不足之处，例如当电路开始运行时，其计数起点不一定是00:00:00，有可能是随机的一个计时起点。

4、总结：

一开始，决定做这个课题的时候就觉得它有点复杂，经过一天的时间还是没能找到开始做的出发点，可能是对所学的数字电子技术不是很熟悉的缘故，对亏了同学的指点。虽然这次课程设计所运用的知识都是之前所学，对电子技术有了一些了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践想结合。从中对我们学的知识有了更进一步的理解。

为期一周的课程设计是我更进一步地熟悉了计数器这类芯片的结构及掌握了芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，老师对我们的要求也没有其他专业的高，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应该注意的问题。设计本身并不是有很重要的意义，而是对待问题是的态度和处理事情的能力。在这次实验中遇到了不少的问题针对不同的问题采取不同的解决方法，最终一一解决设计中遇到的问题。重要的不是设计结果，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意哪些要点。同时对普通计数器如何构成N进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。

学贵以致用，通过几天的数字钟设计过程，将从书本上学到的知识应用于实践，学会了初步的电子电路仿真设计,虽然过程中遇到了一些困难，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。当最终调试成功的时候也是对自己的一种肯定。在当前金融危机大的社会背景下，能够增加自身砝码的不仅仅是一纸文凭证书，更为重要的是毕业生是否能够适应社会大潮流的需要，契合企业的要求即又较硬的动手操作及设计能力。此次的设计作业不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养，为自己以后的学习方向的明确了重点。

5、存在的不足及建议：

这次课程设计的时间安排不太合理，理论课早两个星期就结束了，所以在设计过程中，普遍的对理论知识不太熟悉，本来时间就只有一个星期，这给设计增加了一定难度，机房里的电脑不够多，做不到人手一台，很多。课程设计时间安排太短，虽然我们专业队数电的要求没那么严格，但还是希望学得更深入。一个星期的课程设计设计的东西一般都是很浅显的东西，因为没有更多的时间去思考研究。希望能给更多的时间深入课题。

参考文献：

     《电子技术基础》数字部分

《Multisim9计算机仿真》

      网站及PDF文件

第二篇：数电课程设计报告_集成数字式闹钟

茂 名 学 院

                                       

课程设计说明书

 

课程名称：    数字电子技术课程设计   

      

题    目：        集成数字式闹钟     

                                      

茂 名 学 院

课程设计任务书

一、    设计题目

集成数字式闹钟

二、 主要内容及要求

(1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。

(2) 具有快速校准时、分、秒的功能。

(3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。

三、 进度安排

四、 总评成绩

指导教师            

学生签名            

集成数字式闹钟

一、设计任务与要求

(1) 时钟功能：具有24小时或12小时的计时方式，显示时、分、秒。

(2) 具有快速校准时、分、秒的功能。

(3) 能设定起闹时刻，响闹时间为1分钟，超过1分钟自动停；具有人工止闹功能；止闹后不再重新操作，将不再发生起闹。

二、方案设计与论证

数字闹钟的设计方法有多种，主要看用什么元件来实现。

方案一：用计数器与COMS芯片设计，先构成功能单元电路再由此组装。此方案设计思路明确，所用知识简但。易于调试安装接线，但使用器件较多，系统不是很稳定，用明显不足。

方案二：用单片机设计，用Keil编写一个C程序，将其拷进单片机系统，从而实现闹钟。此方案只需再程序上花点功夫，易于实现，但是对于单片机未免大材小用，不适于大规模设计。

三、单元电路设计与参数计算

本实验使用方案一

1.秒钟与分钟显示电路

用两片74290组成60进制计数器，输入计数脉冲CP加在CLKA’端，把QA与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数，个位接成十进制形式，十位接成六进制形式，当R0(1)=RO(2)=1且R9(1)*R9(2)=0时74290的输出被直接置0，当R0(1)*RO(2)=0和R9(1)*R9(2)=0时开始计数。电路图如下：

连接成总电路时，分钟的输入信号由秒钟计数器提供。

2.时钟显示电路：

同样用2片74290组成24进制，当十位的为2，个位的为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。电路图如下：

连接成总电路时，时钟输入信号由分钟计数器提供。

3.调时分秒

  可接几个开关来控制个位，十位的信号输入，如开关1、2、space。如图示：

4.闹钟

分设置与上面相差一个输入信号，如下图：

时设置的个位为十进制，十位为三进制，当十位为2时，通过反馈控制端，个位不能大于等于4，即小时十位为2时，个位加到4时十位和个位马上全部置0，从而让小时的设置只能最大设为23。当十位不是2时，个位则加到9时再加一位则置0，如图示：

闹钟部分时，将小时显示计数器、分钟显示计数器的8个输出端，闹钟时设置、闹钟分设置的8个输出端引出，用4个4077门进行比较，然后将4个4077门的8个输出端用2个7421进行与运算，将2个7421的输入输出端用3个与门进行与运算后输出到闹钟发声器。就完成了闹钟功能。当与时间显示计数器相连的显示器与与时间设置计数器相连的显示器显示的数字相同时，即相达闹钟条件，这时4个4077门的所有输入端都为1，经过二次与运算后输入到发声器的信号也为1，即闹钟开始，否则输入到发声器的信号为0，闹钟不响。闹钟会一直响，直到两个地方的时间不一样为止，也就是响一分钟。具体电路看总电路。

四、总电路工作原理及元器件清单

1．总原理图

2．电路完整工作过程描述（总体工作原理）

在秒显示电路中，输入计数脉冲CP加在CLKA’端，把QA与与CPLB’从外部连接起来，电路将对CP按照8421BCD码进行异步加法计数。通过反馈端，控制清零端清零，其中个位接成十进制形式，十位接成六进制形式。时钟显示电路中，采用24小时进制，用两片74290连接成24进制计数器，计数信号由分钟显示电路提供，即当分钟为60时小时计数加一。个位同样接成十进制形式，十位也接成十进制形式，当十位为2个位为4时通过反馈电端，控制个位和十位同时清零，这样就可以按23翻0规律记数了。

调时间操作可以直接在时间的显示器中直观操作，用二个高电位分别与小时的个位计数信号与分钟的个位计数信号或运算后作为计数信号输入。高电位的输入用二个开关控制，每开关闭全又断开一次则相应地给计数器一个高电位的干扰信号，些时相应的计数器计数加一，从而实现调时间功能。

闹钟部分时，将小时显示计数器、分钟显示计数器的8个输出端，闹钟时设置、闹钟分设置的8个输出端引出，用4个4077门进行比较，然后将4个4077门的8个输出端用2个7421进行与运算，将2个7421的输入输出端用3个与门进行与运算后输出到闹钟发声器。就完成了闹钟功能。当与时间显示计数器相连的显示器与与时间设置计数器相连的显示器显示的数字相同时，即相达闹钟条件，这时4个4077门的所有输入端都为1，经过二次与运算后输入到发声器的信号也为1，即闹钟开始，否则输入到发声器的信号为0，闹钟不响。闹钟会一直响，直到两个地方的时间不一样为止，也就是响一分钟，也可通过开关止闹。

3．元件清单

五、仿真调试与分析

首先按space开始工作，则电路开始计数，数码管显示时间。

当要调时、分、秒，则按space停止计数，然后由数字1、2、3、4、5、6、7、8、9调时间。

设定起闹时刻，按键盘“.”、3、6、9分别调时、分。当显示时间与起闹时刻相同时，发光二极管亮。如图：

当经过1分钟时，发光二极管熄灭，如图：

要想人工止闹，则按键盘“T”， 止闹后不再重新操作，将不再发生起闹。如图：

六、结论与心得

通过本次电子电路的设计，让我学到了很多东西。刚开始时感觉到题目很难，但是，只要有信心和耐心，慢慢的去实现他，那就一定能够完成，这就要有一个努力去做好一个东西的心态了。在本次设计中比较麻烦的是连线，由于元器件较多，导致线路也比较多，所以要有耐心去连，同时也要尽量避免连接错误，不然很难检查的出来。通过这次设计也让我对数字逻辑知识有了更深的了解，了解了许多集成门电路芯片的使用，最重要的还是让我有了一个努力克服困难，达成目标的心态。

七、参考文献

1.《电子技术基础课程设计》

2.《电子技术基础》

3.《电子技术课程设计指导》