西安邮电学院
数字电路课程设计报告书
——多路彩灯控制器
一、实验目的：
根据知识掌握情况和兴趣选择题目，给出功能设计方案，插接、调试电路，完成要求的任务，达到巩固和应用“电子技术基础”和“数字电路与逻辑设计”课程基本理论和方法，初步掌握模拟与数字电路系统设计基本方法的目的。
二、实验要求：
设计一个4路移存型彩灯控制器，彩灯用发光二极管LED模拟，具体要求如下：
1、能演示三种花型，花型自拟。
2、选作：彩灯明暗变换节拍为1.0s和0.5s，两种节拍交替运行。
三、实验元件：
555定时器 1个
74194 2个
74161 2个
7404 2个
电阻150kΩ 1个
电阻4.7 kΩ 1个
电容4.7uF 1个
电容0.1 uF 1个
四、总体方案的设计：
经过分析问题及初步的整体思考，设计方案如下：
整体功能的实现需要以下三个模块来实现：花型的演示及控制模块，节拍控制模块，时钟信号的产生。时钟信号的产生由一个555多频振荡器来实现，花型的演示由两个74194（双向移位寄存器）来实现，花型的控制功能由两个74161（四位二进制同步计数器）。
五、单元电路的设计：
1，时钟信号
一片555加上电容及电阻实现
电容：4.7μf 0.01μf
电阻：150 kΩ 4.7 kΩ
2,花型控制电路
花型控制电路可利用74194移存器作为彩灯演示电路用两个74161来作为花型控制电路。
花型设计为
一 二 三 四
10000001 00010001 10001000 00011000
11000011 00110011 11001100 00111100
11100111 01110111 11101110 01111110
11111111 11111111 11111111 11111111
01111110 11101110 01110111 11100111
00111100 11001100 00110011 11000011
00011000 10001000 00010001 10000001
00000000 00000000 00000000 00000000
六、总体电路图（见后）
七.组装过程中的问题
在这次实验中其实最麻烦的就是组装过程，电路图还好画些，组装元器件需要十足的耐心加细心，布线要求美观大方，没有交叉线，元器件要分步均匀，不要挤在一起，这样不利于线的走位，我在这次布线中，一开始就十分小心，每一个线都用红笔做了长度标记，但是最后组装好了以后，又经过静态测试，再接电源后灯根本不亮，开始细心排查，后来才发现面包板的电源和地插槽第五组与第六组根本没有连到一起，也就是没有加上电源，然后还在后来的排查中发现在走线的过程中还有共用同一组插槽的，另外还有好多问题，经过细心检查后终于一一改正并最终得到了正确的结果，着实不易啊。
八、心得体会和分析总结
这次实验是一次真正意义上的自己设计自己组装的实验，实验开始时候，还不适应到底应该怎样设计，很没有头绪，不知道从哪里开始，请教了一些有头绪的同学后，才大概有了个总体思路，然后沿着这个思路，一步一步列真值表，写卡诺图，才慢慢把雏形做好，然后进行一些完善，才有了最后的电路图，因为有Proteus，所以实验变得极为简便，我们在上面连好电路图，进行了模拟，验证了预期的结果，才进行最后的电路组装。
这次实验真正的考验了我们遇到问题，分析问题，解决问题的能力， 这对我们的帮助很大，这正是理论与实践相结合，这个实验正检验了我们数字电路的理论部分，如果理论知识一塌糊涂，这个实验是不可能完成的，所以，通过这次实验，我们学到了很多，这是在课本中没有的，我们都很认真的完成了它，使我们受益匪浅。
九、参考文献
数字电路逻辑设计（脉冲与数字电路第三版） 王毓银 主编 （高等教育出版社）
总体电路图
西安邮电学院电子工程学院课程设计过程考核表
西安邮电学院电子工程学院课程设计成绩鉴定表
第二篇：西安邮电大学数字电路课程设计抢答器
西安邮电学院
数字电路课程设计报告书
——数字抢答器
一．题目：数字抢答器
二．任务和要求：数字抢答器允许在规定的时间内进行抢答,可以数字显示抢答者的序号,并配有相应的灯光指示.对犯规的抢答者,除用灯光报警外,还应显示出犯规者的序号,若规定抢答时间已过,要求告示任何输入的抢答信号君无效,除非重新下达抢答命令.
1. 此抢答器要求有四路，抢答后其余人抢答无效；
2．抢答时间为10秒，在此期间内的抢答视为有效，并用灯指示；
3．抢答开始前及计时结束后抢答无效，并用灯指示。
三．总体方案的选择：
四．单元电路的设计
1. 时钟电路
时钟电路采用555产生1Hz的脉冲信号，电路图如下：
2. 抢答锁存电路:
在这一部分，最主要的是锁存电路，锁存电路主要由75来实现，当74LS75的4，13号管角的信号为“0”时，它将保持原来的状态，拒绝之后接收到的任何输入信号，如此即可实现锁存。
74LS75真值表：
当有一组队员按下开关后，Q1’,Q2’,Q3’,Q4’中有一个信号为1，则它们四个通过与非门后的信号为1，在通过非门后，它变为0，送到75的1C2C,3C4C端口，保持状态不变，实现锁存功能。
译码电路：
当某个队员正常抢答上以后，要显示他的编码号，必须把该信号转换为二进制代码。其关系为：
由上真值表知：
； 
； C=Q4； D=0；
综上可得到抢答锁存电路的电路图
3.计时电路：
计时电路采用161芯片，产生10秒的倒计时
161功能表如下：
状态转移图如下：
计时到0后，由主持人电路产生置数信号，使161载入初值0110.
电路图如下：
4.
计数器的译码显示电路：
两片74LS48的译码电路相同，连接图如下：
5. 控制电路
控制电路输入主持人电路的RESET，START信号，抢答器电路产生的S信号，计时器产生的T信号，输出各复位和使能信号。
电路图如下：
6.状态电路
状态电路用绿色发光二极管表示抢答有效，红色表示抢答无效。
A.当抢答开始并且及时未到0，抢答有效，绿灯亮
逻辑表达式为：F=START*T*S.
电路图如下：
B.当抢答未开时或计时已结束，抢答无效，红灯亮。
逻辑表达式为：F=
电路图如下：
7.总体电路图
将个部分电路连好，得到下图：
8.心得体会：
在实习的过程中遇到的问题相当多，但问题主要体现在以下这几方面：
（1）逻辑问题：主要是因为对电路的设计不够全面，但只要做好前期工作（画出功能表、真值表并进行仿真）一般可以避免。
（2）连线过程中的问题：如短路问题，串线问题。
对于短路问题通常用以下方法就可以解决：A用万用表测量相对应的管脚是否连通；B用万用表测量管脚电压是否正常；如：我们接入5v电压后电路中每一元件的逻辑0应在0.5v以下，逻辑1应在3v以上；如果发现电压不合逻辑即可能出现短路问题。
对于串线问题通常用以下方法就可以解决：A仔细对照连线图与实际电路，查找连线中是否有不应有的节点；在实际连线中我们经常因在线路板中插错行、列而引发串线问题。B用万用表测量管脚电压是否正常；如果发现电压不合逻辑即有可能出现串线问题。C可以通过电路反映出的现象推出串线的位置。
（3）布局问题：布局都于此次实习也是相当重要的，在做完脉冲电路、控制及显示电路后发现自己的布局很糟——计数电路剩余的地方太小了，从而后面的连线看起来相当混乱。
（4）芯片问题与面包板接触问题：一般在排除以上问题后可能就是芯片问题与面包板接触问题——一般是因为面包板接触不良或芯片已坏导致；如在连CP电路时经检查线路，逻辑都无错误时我怀疑是芯片有问题，于是戟老师给了我好几片555让我检查，在给的四片芯片中只有一片可以产生正常的脉冲。经分析问题很可能是因为只有那一片芯片的“脚”与面包板接触良好，因为其它的芯片在其它面包板上可以产生正常的脉冲（在其它模块中也遇到了类似的问题）——对于这样的问题我一般会在相应的洞洞添上细铜丝，在对芯片的管脚做相应的“处理”就行。当然在实习的过程中也遇到芯片坏了的问题——只须换一块好的芯片就解决了。
通过一周多的课程设计，我不仅加深了对数字电路知识的理解，而且学会了硬件电路的设计，仿真和检测的基本方法。
一直以来，不论是学习CPLD还是单片机，我都是通过软件编程来实现需要的功能，直到这次课程设计，我才体会到硬件设计远比软件编程复杂的多。刚开始设计的时候，一头雾水，不知道该从哪下手。不了解芯片的管脚定义，不知道芯片的驱动电压，不会设计芯片的外围电路，使设计陷入了僵局。通过上网查资料，一次又一次尝试，慢慢在软件上把电路搭起来。可是从软件仿真到硬件实现仍然不易。软件仿真毕竟是理想情况下的试验，而实际中会有各种各样的意外情况，例如电压不稳，元件性能不一等等都会影响最后的结果。
通过这次设计实习，让我真正理解了书本上知识，也让我知道我们课本上的知识在实际中怎么应用，理论联系实践，相互关系。通过此次设计，我对理论知识的学习有了很大的兴趣，现在我可以主动的去学习，我明白自己该学习那个方面，重点是什么。我也掌握的了在理论中遇到问题，应该怎样去解决，在实际中遇到迷团应该怎样去检查调试。
9.参考文献：
《数字电路课程设计》 清华大学出版社
《数字电路实验》 电子工业出版社
《数字电路逻辑设计》（第三版） 高等教育出版社
《数字电子技术基础》 陕西师范大学出版社
《数字电子技术基础》（第二版） 高等教育出版社
西安邮电学院电子工程学院课程设计过程考核表
西安邮电学院电子工程学院课程设计成绩鉴定表
