电子科学系电子信息科学与技术

课程设计报告

课程名称：数字电子技术基础 

课题题目：四路智能抢答器

专    业：电子信息科学与技术

姓    名：罗永强     周文龙

学    号： 070702121  07070141

指导教师：史洪宇

课题题目：四路智能抢答器

一、课程设计目的

本次课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。

二、初始条件：

本课程设计，要求用集成电路：74LSl48，74LS192,74LS175，74LS160,74LS00，74LS04，74LS20,74LS48,74LS32,555定时器和其它器件等，实现四路定时抢答功能。                      

三、要求完成的主要任务:

1、 可同时供4名选手（或代表队）参赛，其编号分别是1到4，各用一个抢答按钮，按钮的编号与选手的编号相对应。给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。

2、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并数码管上显示选手的编号，同时扬声器给出声音提示；同时封锁输入电路，禁止其它选手抢答。

3、抢答器具有定时抢答的功能，且一次抢答的时间为10秒。当主持人启动“开始”键后，要求定时器立即进行加计时，并用显示器显示。

4、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作,

显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止；如果定时抢答的时间已到，而没有选手抢答时，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示0。

目录

1 功能介绍…………………………………………………3

  1.1主要功能介绍…………………………………………3

  1.2扩展功能介绍…………………………………………3

2总体方案设计………………………………………….. …3

3单元模块设计………………………………………….. …4

3.1抢答器控制端电路功能介绍…………………………………4

3.2定时时间电路………………………………………………. …5

3.3控制电路和报警电路………………………………………. …5

3.4振荡电路………………………………………………………….6

4主要芯片介绍 ………………………………………………7
4.1 优先编码器 74LS148……………………………………7

4.2 计数器74LS192…………………………………………8

5四人抢答器仿真………………………………………. ……9

6系统调试 ……………………………………………... …9

7参考文献……………………………………………….. …11

1功能介绍

1.1主要功能介绍
（1）抢答器最多可供4名选手参赛，编号为1~4号，各队分别用一个按钮（分别为J1、J2、J3、J5）控制，并设置一个系统清零和抢答控制开关J4,J7，该开关由主持人控制。
（2）抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来，直到主持人清零。
（3）开关J4作为清零及抢答控制开关（由主持人控制），当开关J4被按下时抢答电路清零，当开关J7松开后则允许抢答。输入抢答信号由抢答按钮开关J1、J2、J3、J5实现。
（4）有抢答信号输入（开关J1、J2、J3、J5中的任意一个开关被按下）时，并显示出相 对应的组别号码。此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变。

设计要求

1.2扩展功能介绍

（1）抢答器具有定时抢答的功能，且一次抢答的时间为3秒。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。

（2）参加选手在未开始抢答时按下抢答键，则犯规。显示器上显示并闪烁选手的编号。

（3）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

（4）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，封锁输入电路，禁止选手超时后抢答，时间显示器上显示并闪烁0。

2总体方案设计

设计要求

（1）主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。

（2）用数码管显示，正常抢答后显示抢到的队号，如果犯规则闪烁显示队号。

（3）如果3秒内没有抢答，则说明该题超时作废，用0闪烁表示。

（4）复位键用于恢复犯规或超时状态

如图1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。定时器倒计时。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

                           图1

3单元模块设计   

3．1抢答器控制端电路功能介绍

设计电路见图2所示。电路选用优先编码器 74LS148 和锁存器 74LS175来完成。

该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，

其按键操作无效。工作过程：开关自上而下，分别是J1,J2,J3 J4,J5，J5是控制清零端，当J5闭合（清零）时，计时模块74LS160的MR端和抢答模块74LS175的MR端都置1，使整个模块处于等待工作状态；当J5断开时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下J2），74LS148的输出经74LS48译码器接到七段显示电路处于工作状态，4Q3Q2Q=010,经译码显示为“2”。此外，MR＝1，使74LS148 优先编码工作标志端（图中2号端）＝1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR＝1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将J5开关重新置“清零”然后才可能进行。

                              图2

3．2定时时间电路功能介绍
 原理及设计：

该部分主要由555定时器秒脉冲产生电路、十进制同步加法计数器74LS160、十进制减法计数器74LS192、74LS48译码电路和1个7段数码管即相关电路组成。具体电路如图3所示。一块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，之后选手抢答无效。

                               图3

3．3控制电路和报警电路  
由555 芯片构成多谐振荡电路 ,555 的输出信号再经或门控制时序。控制电路包括时序和报警两个电路 ,如图3所示。控制电路需具有以下几个功能：
主持人闭合开关,多路抢答器电路和计时电路进入正常状态; 参赛者按键时 ,抢答电路和计

时电路停止工作;
抢答时间到 ,无人抢答  ,抢答电路和计时电路停止工作

3.4振荡电路

本系统需要产生频率为500KHZ的脉冲信号，用于触发器的CP信号，及频率为1HZ信号用于计时电路。以上电路可用555定时器组成，也可用石英晶体组成的振荡器经过分频得到。

4主要芯片介绍
4．1  优先编码器 74LS148

74LS148为8线－3线优先编码器，表4.1.1为其真值表，表4.1.2为其功能表,图4.1.1为其管脚图。

74LS148管脚图
 表4.1.2  74LS148 8线—3线二进制编码器真值表

74LS148工作原理如下：
    该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
     当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。

由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器

件的EI连接，以便组成更多输入端的优先编码器。
    从功能表不难看出，输入优先级别的次为7，6，……，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0。且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理

                        

4.3   计数器74LS192

74LS192具有下述功能：

①异步清零：CR=1，Q3Q2Q1Q0=0000

②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0

③保持：  CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态

④加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数

⑤减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数

74LS192是双时钟方式的十进制可逆计数器。

CPU为加计数时钟输入端，CPD为减计数时钟输入端。

LD为预置输入控制端，异步预置。

CR为复位输入端，高电平有效，异步清除。

CO为进位输出：1001状态后负脉冲输出

BO为借位输出：0000状态后负脉冲输出。

图4.3. 74LS192管脚引线图

5四人抢答器仿真

按照总体电路图在仿真软件proteus7.5上一一选择芯片并进行连接，然后启动开关观察。下面，我们分两部分对设计出的电路进行proteus7.5仿真。我们将各部分电路在proteus7.5上连接好后，为各个电阻和电容选取适当值，为各个开关设置好适当的键盘打开数值（例如，为某一开关设为1连接，则启动proteus7.5m仿真按钮后，在键盘上按1则此开关就由断开状态变为连接状态）然后打开proteus7.5的开关，即可根据显示器上显示的数字以及二极管的亮灭情况来判断电路设计是否成功。

6系统调试
把上面所设计的单元电路连接起来可得到整机电路。

7.1抢答显示功能测试（图4）

7.2清零功能测试（图5）

7.3倒计时功能测试(图6)

                                      图4

图5

图6

7参考文献

【1】 阎  石. 数字电子电路.  北京：高等教育出版社.  2007

【2】 康华光. 电子技术基础（数字部分）. 北京：高等教育出版社.  2000

【3】 任为民. 数字电子电路学习和实验指导. 北京：广播电视大学出版社. 1992

第二篇：八路抢答器实验报告

八路智力竞赛抢答器设计

一．实验目的

  掌握抢答器的工作原理及其设计方法。

  学会用Multisim8软件操作实验内容。

  掌握设计性试验的实验方法

二．实验要求

八路智力竞赛抢答器功能要求：

基本功能：

1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。

2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。

3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。

扩展功能：

1．抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定。当节目支持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示。

2．参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。

3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统封锁输入电路，禁止选手超时后抢答，时间显示器上显示00.

三．实验原理

 根据对功能要求的简要分析，将定时抢答器电路分为主题电路和扩展电路两部分。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答器按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答及报警功能。

比赛开始时，接通电源，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器上显示设定时间。当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器开始倒计时。若定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。若选手在定时时间内按动抢答按钮时，抢答器要完成以下四项工作：1.优先编码器电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号； 2.扬声器发出短暂声响，提醒节目主持人注意； 3.控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答； 4.控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕时，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。

上述方案所示抢答器的工作过程：主持人按动开始抢答的开关后，最先抢答的选手的电平信号先经过优先编码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器，将最先抢答的该选手的编号显示出来，并同时产生报警信号，到此完成的是抢答功能；如果没有人抢答， 30秒减计数器减到00时也会发出报警信号，此时完成计时功能。

它的优点表现在以下几个方面：这种方案原理比较简单。主持人对整体电路的控制只需几个门电路就可完成，不必用特别的芯片来组成控制电路；更容易实现报警提示功能，在有选手抢答后或者计时开始和结束时。既减少了布线使整个电路更直观简单，又降低了产生错误的可能性。

四．实验器材

  ?元器件：74LS48，72LS192，74LS279、74LS148、74LS00、74LS11、555各几个，数码管三个，发光二极管一个，开关、电阻、电容若干

 ? 仿  真：Multisim8仿真软件

五．实验步骤

1．抢答电路设计

抢答电路的功能有两个：一是能分辨出选手按按钮的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按钮操作无效。因此，选用优先编码器74LS148和RS锁存器74LS279以及译码显示电路完成上述功能。

74LS148是一八线-三线优先编码器，该编码器由8个信号输入端，3个二进制输出端，输入输出均为低电平有效。EI为输入使能端，低电平有效，当EI为低电平时，编码器处于工作状态；EO为输出使能端，只有在EI=0，且所有输入都为1时，输出为0；GS表征编码器的工作状态，当且仅当EI为低电平，且输入至少有一各为有效电平时，GS才有效。因此，可根据EI、EO、GS功能扩展端的特点，对电路进行相应控制。编码器在抢答电路中功能是判断抢答者的编号。

74LS279是由4个RS锁存器组成，且均为与非门构成的RS锁存器。其中，1S和3S有两个输入端，S1和S2均为相与的关系。本设计中，将S2均接高电平，仅利用S1控制输出。其引脚图如图四所示，下表为SR锁存器的功能真值表，值得注意的是S和R不能同时为高电平，否则输出不确定。

74LS48为七段显示译码器。该集成译码器设有多个辅助控制端，以增强器件的功能。BI/RBO为灭灯输入，当BI=0时，所有字形熄灭。LT为试灯输入，当LT=0且RBO=1时，显示字形为8，常用于检测自身的好坏。RBI为动态灭灯输入，当LT=1，RBI=0且输入均为0时，输出均为低电平，数码管“灭零”。

译码器74LS48输出高电平有效，用以驱动共阴极数码管。七段显示译码器一般与七段数码显示器相连，共同构成四输入端的数码显示电路。

根据各芯片功能及抢答器的功能要求，抢答器电路如下所示

工作原理：KeyA-H为八位选手的抢答开关，Key space单刀双掷开关设为主持人控制开关。当主持人控制开关置于清零状态时，触发器的R端为低电平，输出端全部为低电平。于是74LS48的BI为高，显示器灭灯；74LS148的选通输入端ST为高电平，74LS148处于工作状态，此时锁存电路不工作。当SW9置于开始状态，优先编码电路和锁存电路同时处于工作状态。74LS279的1R、1S均为高电平，由真值表可知，输出1Q为低电平，从而使74LS148输入使能端为低电平有效，即抢答器处于等待工作状态。若有选手（假设为6选手）按动抢答开关（即闭合key G）优先编码器74LS148输入端I3接低电平有效，则输出A2A1A0为100，A2A1A0分别接至4S、3S、2S，根据RS锁存器真值表，2Q3Q4Q输出分别为110，从而74LS48的输入端DCBA为0011，经74LS48译码，显示器上显示“3”。与此同时，当74LS148输入端有一个为低电平时，GS为低电平有效，即标志译码器处于工作状态，从而使1S为0，此时1Q输出为高电平，致使EI为高电平，74LS148处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路的准确性。抢答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。

2.定时电路设计

设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定一次抢答的时间（设为30s）。设计中选用十进制同步加/减计数器74LS192进行设计，74LS192是具有置数和清零功能，其引脚图和逻辑图如图1所示，真值表如表5所示。

图1   74LS192引脚图和逻辑图

P0、P1、P2、P3——置数并行数据输入；

Q0、Q1、Q2、Q3——计数数据输出；

CR————————清零端；

LD————————置数端；

CPu ———————加法计数CP输入；

CPd ———————减法计数CP输入；

CO————————进位输出端；

BO————————借位输出端。

根据设计要求，需要两片74LS192构成100进制减计数器。由功能真值表可知，只需将个位74LS192的借位输出端BO与十位74LS192的CPd即可实现100进制减计数。值得注意的是，要使其实现减计数，CPu端口必须接高电平。

计数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由555构成的多谐振荡器构成，如图2所示，谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。

图2多谐振荡器

因为周期为一秒，所以频率是1赫兹。图中电容的充放电时间分别是：

t1=RB×C×ln2≈0.7RB×C      t2=(RA+RB)×C×ln2≈0.7(RA+RB)C

所以555的3端输出的频率为： f=1/(t1+t2)≈1.43/[(2RA+RB)C]

我们采用的电阻和电容值分别是：RA=15KΩ，R2=68KΩ，C1=10uf,满足上式，即得到的是秒脉冲。

由以上集成芯片设计的定时电路如下图所示。

工作原理：首先主持人根据题的难易程度改变74LS192的输入端D3D2D1D0的电平来确定抢答时间（假定为30秒），555构成秒脉冲产生电路为计时电路提供脉冲。抢答开始前主持人闭合开关，74LS192的置数端PL为低电平有效，处于置数状态，数码管显示定时时间。抢答开始，主持人打开开关，计数器处于计数状态，555产生的秒脉冲与十位74LS192借位输出端（其初始状态为高电平）相与。计数器递减计数至00，十位74LS192借位输出端为低电平，计数器停止工作，产生报警。计时期间有人抢答，减计数器停止计时，显示器上显示此刻时间。

3.报警电路设计（免做）

4．时序控制电路设计

时序控制电路是抢答器设计的关键，需要完成以下三项功能：

a.主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常抢答工作状态。

b.当竞赛选手按动抢答键时，抢答电路和定时电路停止工作。

c.当设定的抢答时间到，无人抢答时抢答电路和定时电路停止工作。

本设计中采用门电路对控制开关、抢答电路、定时电路进行连接，以实现上述三项功能要求（如图3示）。

图3时序控制电路

其中，两输入与非门采用74LS00，引脚图如图4所示。三输入与门采用74LS11，引脚图如图5示。电路中利用与非门两输入端相连实现非门的逻辑功能。

工作原理：门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输入使能端。主持人控制开关从“清零”位置拨到“开始”位置时，74LS279的输出1Q=0，经G3反相，A=1，则从555输出端来的时钟信号CP能够加到74LS192的CPd始终输入端，定时电路进行递减计时。同时，在定时时间未到时，74LS192的借位输出端BO2为低电平，门G2的输出ST为高电平，使74LS148处于正常工作状态，从而实现功能a的要求。当选手在定时时间内按动抢答按钮时，1Q=1，经G3反相，A=0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出ST为低74LS148处于禁止工作状态，从而实现功能b的要求。当定时时间到时，来自74LS192的BO2为高，ST为高，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能c的要求。

5.抢答器整体电路

通过控制电路将抢答、定时电路进行连接后，构成了抢答器电路的整体设计，总电路图如图17所示：

主电路：

 

下面介绍八路智力竞赛抢答器的使用原理。

首先是各个选手分别对应的按钮编号是S0、S1、S2、S3、S4、S5、S6、S7，抢答后显示器上显示的分别是0、1、2、3、4、5、6、7。   

然后是主持人对整个电路系统清零，将开关置于“清零”的位置，输出低电平，分为两路：一路与锁存器的1R2R3R4R端相连，使输出端1Q2Q3Q4Q为低电平，1Q所输出的低电平经与门反馈给74LS148的EI端子，编码器不工作，因此抢答部分显示器灭灯无显示，实现了清零；另一路低电平输出到计数器74LS192的LD端，而CR端也是低电平，所以使得对应显示器输出预置的数据。

接下来主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两片74LS192的四个输入端D、C、B、A的高低电平来进行（例如要设定时间为30秒,就将十位的74192的D、C、B、A分别置位为0、0、1、1，而将各位的74LS192的D、C、B、A都置于0）。当主持人宣读完题目说“开始”并将开关置于“开始”位置后，输出为高电平，此高电平有两路方向：一路输出到74LS192的LD端，使其处于高电平而开始减计数；还有一路输出到锁存器的R端。

当任意一个选手抢答时，例如3号抢答时，74LS148三号端子输入低电平有效，此时GS为低电平有效，表征编码器在正常工作。编码输出A2A1A0为100，与其对应的4S3S2S为100，经74LS279锁存，4Q3Q2Q输出为011，经译码显示编号为3。与此同时，1Q所输出的高电平反馈回编码器的是能输入端，使其停止工作。此时，其他选手若再按动按钮也无对应输出，这就保证了抢答者优先性以及抢答电路的准确性。另一路，74LS148的GS端输出电平由高变低，与秒脉冲发生器产生的秒脉冲相与后输出为0，使得无脉冲抵达计数器74LS192的Down端。计数器停止工作，保持原来显示不变，即实现了暂停减计数使其记录抢答时间的功能。

若没有选手按动按钮，则74LS279输出全为高电平，74LS148也输出高电平，1Q端输出低电平至74LS48的灭灯输入RI/RBO端，使得信号经74LS48到显示器上时无显示；若到定时部分计数器倒计时到00还无选手按动按钮的话，十位74LS192的借位输出端输出高电平反馈回个位Down端，停止计数。

综上所述，所设计的电路基本可以实现要求中的功能。

六，实验结论

1．主持人将开关拨到开始的位置，抢答电路和定时电路进入正常抢答状态。

2.在30秒内当选手按动抢答键，抢答电路和定时电路停止工作，同时数码管显示相应选手的编号。

3.如果在30秒内无人抢答，抢答电路和定时电路停止工作，选手再按抢答键，将不会显示编号，同时定时电路显示00.

七．实验小结

    通过本次课程设计，不仅有效巩固了本学期所学数电的相关知识，加强了对重要知识点的记忆和理解，还学会如何运用Multisim8仿真进行仿真，以及如何使用面包板进行实物制作，受益匪浅，现总结如下。

抢答器的设计在本学期数电实验中操练过，因此对其并不陌生。但它的功能要求相对于数电实验中的抢答器要更深一步，不仅添加了定时电路、报警电路，其时序控制电路也要比原先复杂。对于单元电路的设计，均较顺利的完成。而本设计的难点在于时序控制电路的设计，如何在第一位抢答者抢答题目后让编码器停止工作；如何使计时电路在抢答后停止倒计时；如何让定时电路和抢答电路同时清零。设计过程中，根据以往抢答器设计思路，及查阅相关资料，可运用74LS279的输出1Q完成上述控制任务。从这一点，折射出自己在平时的学习中较死板，缺乏变通思考的能力。

在电路仿真的过程中，由于Multisim8操作相对较简单，因此在仿真过程中较为顺利。只有在总电路图的仿真时，由于粗心大意，误将两个与非门连接成的非门输入输出接反，导致未出现相应仿真结果，经认真排查电路，发现问题所在，更正，最终完成仿真任务，从而验证了电路图的正确性。

通过本次实践操作，也让我深刻明白：只有将课本上的理论知识，结合实践不断练习，不断总结提炼，反复思考实践中的经验教训，才能够真正消化为自己的知识。