数字电路课程设计报告
多功能数字钟
一、课题名称：多功能数字钟电路设计
二、内容摘要：
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。
鉴于我们学习的知识范围，我们这次课程设计设计的数字钟全部用硬件实现，设计的数字钟要求具有全部数字钟具有的显示、报时、调试基本功能。
三、设计内容及题目要求
3.1、功能要求：
①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能：定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。
3.2、设计步骤与要求：
①拟定数字钟电路的组成框图，要求先实现电路的基本功能，后扩展功能，使用的器件少，成本低；
②设计各单元电路，并用Multisim软件仿真；
③在通用电路板上安装电路，只要求显示时分；
④测试数字钟系统的逻辑功能；
⑤写出设计报告。设计报告要求：写出详细地设计过程（含数字钟系统的整机逻辑电路图）、调试步骤、测试结果及心得体会。
四、系统方案设计，各种方案的优缺点，画出系统框图
4.1时间脉冲产生电路
方案一：定时器555与RC组成的多谐振荡器
图 1 555与RC组成的多谐振荡器图
方案二:石英晶体振荡器
图 2 石英晶体振荡器图
用555组成的脉冲产生电路: R1=15*103Ω，R2=68*103Ω，C=10μF ，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。
石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。
振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号
由门电路组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。
综上分析，由于此处要求精度不高与实验室条件的限制，所以选择方案一，定时器555与RC组成的多谐振荡器作为时间标准信号源。
4.2 校时电路
方案一：。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图所示为所设计的校时电路。
图 9 方案一校正电路图
方案二：方案二与方案一原理差不多，但多了0.01uf的电容防抖动。
图 3方案二校正电路图
方案三：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。
图 4 方案三校正电路
通过比较可知，方案二和方案三比方案一多了防抖动的措施，稳定性更好，方案二和方案三相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案二，既能实现防抖动功能，做出事物也更经济一些。
4.3、系统原理框图
⑴振荡器电路：晶体振荡器电路给数字钟提供一个频率方波信号，可保证数字钟的走时及稳定。
⑵分频器电路：分频器电路将高频方波信号经分频后得到低频的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。
⑷译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。
图5 系统原理框图
五、单元电路设计、参数计算和器件选择
5.1时间脉冲产生电路的设计
用555组成的脉冲产生电路: R1=R2=47KΩC=10μF ，则理论上555所产生的脉冲的为:f=1/（R1+2R2）Cln2=1/(47000+47000*2)*0.000001=1Hz,而设计要求为1Hz,因此理论上其误差为0,但是在实际中有很大的不确定性。
图6 555与RC组成的多谐振荡器
5.2计数电路的设计
秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
5.2.1 60进制计数器的设计
“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图所示由74LS160构成的60进制计数器。首先将两片74LS160设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“同不清零”的方法实现。当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0101 1001”（即输出=59时）时，通过门电路形成一置数脉冲，再等待已上升沿时钟信号CLOCK,从而使计数器归零。
图7 60进制计数器的设计
5.2.2 24进制计数器的设计
同理当个位计数状态为“Q3Q2Q1Q0=0011”，十位计数器状态为“Q3Q2Q1Q0=0010”时，通过门电路形成一置数脉冲，再等待从分钟产生一个进位信号所的上升沿作为时钟信号CLOCK,从而使计数器归零。
图8 24进制计数器的设计
5.3 译码及驱动显示电路
译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。
图9 译码及驱动显示电路
5.4 校时电路的设计
数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。由于秒钟误差比较的小，在这里不进行“秒”校时，校“分”、“时”的原理比较简单，采用加速校时，即用外开关通过与非门开通电路的脉冲通道使其进入“时”或者“分”的CLOCK输入端，作为计数脉冲进行校时。
对校时电路的要求是 :
1．在小时校正时不影响分和秒的正常计数 。
2．在分校正时不影响秒和小时的正常计数 。
如图所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00，非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图加2个0.01uF的电容。
图10 校时电路
5.5 报时电路
根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QＣ和QＡ 、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连，图19的三极管时为了驱动蜂鸣器。
图11 报时电路
六、完整的电路图，并说明电路的工作原理
555与RC产生1Hz方波信号作为加法计数器74LS160的CLOCK信号，到了秒显示59后，下一个脉冲其产生向分的进位信号，同理，分到59时，等到秒产生进位信号使自身又产生向时的进位信号。校时电路是把秒脉冲的进入时分的通道打开，让其给其CLOCK时钟信号，这样得以校时。
图12 总电路图
七、组装调试
7.1、主要仪器和设备:
稳压电源（或数字逻辑学习机），双踪示波器，数字万用表、数字通用板、拨线钳和电烙铁等。
7.2焊接、调试电路的方法和技巧
1、焊接电路分每个模块进行焊接；每焊接完一个模块进行检查调试；
2、焊接电路时候，注意电路焊接没有虚焊，用万用表端接测试应该焊接在一起的线路有没有接在一起；
3、全部的电路模块焊接好后，检查所有的电源线和底线有没有全部接到一起，还是用万用表进行测试，方法和检查是否有虚焊一样；
4、进行电路的调试，检查是否可以正常工作，如果说可以一次性的成功出结果，那就最好，如果说有问题那就要调试检查；
5、检查电路的逻辑原理图是否有问题，检查元器件是否都是完好，检查是否焊接的时候是按照原理图焊接，是否有焊错的地方在这些检查过程当中，用示波器结合万用表测试各个节点的电平与观察示波器的波形是否是理论应该显示的波形；
7.2、测量试的数据和波形
7.2.1、定时器555与RC组成的多谐振荡器测试
图13 定时器555与RC组成的多谐振荡器测试
7.2.2、秒钟显示时序测试
图14 秒钟显示时序测试
7.2.3、校时电路时序测试
如下图所示：A通道显示为校时脉冲，当校时电路的开关按下的时候，会产生如图B通道的下降沿，其电平变为低。C通道产生的上升沿，其电平变为高。此时电路的校时脉冲信号不会再被封锁，进入"时"或者"分"时钟输入端进行校时。
图15 校时电路时序测试
7.2.4、调试中出现的故障、原因及排除方法
故障：1、显示“2”、“3”数字的时候有一个字段不亮而在显示其他数字的时候亮。
2、数字钟会显示出24：00：00
原因：1、检查数码管的每个输入端是不是有短接到一起；
2、 电路的逻辑图是不是有问题；
3、 是不是实际的电路显示出现的误差；
排除方法：首先用万用表检查每个数码管的输入管有没有短接到一起,我测试了一下，发现就是因为有一个数码管的输入端的两个输入端有短接在一起的原因所以才会在显示有些数字的时候亮而在显示某些数字的时候又不亮。因此这个问题就这样解决了。
显示24：00：00这个问题一直到老师检查验收的时候还没有解决掉，然后老师就耐心的帮我检查，她首先指导我检查电路原理图有没有错误的地方，经过老师的耐心的帮助，确实正如老师所说的那样，原理图上有点问题，我没有搞懂74LS160同步置数的含义，然后我就重新做电路图的仿真，然后我重新按照原理图修改焊接，果然这个问题解决了。在这里很感谢老师的耐心的指导才让我把这个问题解决掉，而且我也真真的学到了知识，检测的方法与注意的问题。
八、电路的特点与改进意见
8.1、电路的各个特点：
1、多功能数字钟全部用逻辑芯片焊接，即全部用用硬件实现；
2、其计数信号用集成电路定时器555与RC组成的多谐振荡器作为时间秒信号源，秒脉冲不是很标准的1秒，在短时间内其有数字钟的原理功能，但是长时间就回变得不准，产生很大的误差；建议用石英晶体振荡器产生时间标准信号，再用分频器产生作为1kHz和500Hz信号；
3、电路的使用通用版，把芯片焊接在通用版上，再用细导线连接，这样电路线是很不稳定；建议画好电路原理图，然后画出PCB电路图，制作PCB板，然后在上边焊接元器件，这样电路就能够很稳定的实现数字钟的各项功能。
4 、24、60进制计数器全部用74LS160加法计数器连接而成；译码电路用74LS48译码器；
8.2、针对个特点的建议：
1、建议能够用硬件加软件的方法来实现数字钟就能够更加的准确；
2、建议用石英晶体振荡器产生时间标准信号，再用分频器产生作为1kHz和500Hz信号；
3、建议画好电路原理图，然后画出PCB电路图，制作PCB板，然后在上边焊接元器件，这样电路就能够很稳定的实现数字钟的各项功能。
九、收获和体会
这一次的数字时钟的课程设计基本上已经告一段落了.思索这次试验的经过与自己在做实验的过程中遇到的问题与解决的方法，做一总结：
首先我在两周前自己开始做自己的数字钟的仿真，我认真的阅读老师给的实验要求，然后我分析数字时钟的设计必须的模块就是加法计数器，进位信号的进位方式等等这些问题都需要有理论的支持！我就找来了数点课本，查找了有关数字芯片的资料：74LS160（加法计数器同步进位、异步清零）把有关这些问题就全部梳理了一下！然后就是设计两个60进制计数器和一个24进制计数器，然后就是扩展报时功能的设计。我在网上查找了些有关这方面的资料，在我三四天的努力下，基本上仿真在我认为是搞好了。
老师检查完仿真后，这周一我们拿到了芯片和电路板就开始焊接电路板。以前焊这种电路板的机会比较少，经验也不足。我就按照电路图把时、分的计数部分先焊好，然后在焊接数字译码芯片，然后把显示管、控制电路在焊接上，最后才焊接三五定时器。没花一天的时间就把电路全部焊接好了
全部焊接好后才感觉大功告成了，等到我把电源接通进行硬件调试的时候才发现没有效果啊。这下蒙了，然后我就请教了其他的同学，他们说每焊接一段线路都要进行检查，看有没有虚焊，有没有焊接好，焊接结实、这些都是不能忽略的问题，我终于知道了自己的问题所在了。然后我就借来了万用表，然后再对照自己的电路原理图在一个一个的进行检查。首先我检查所有的地线、电源线有没有全部接到一起。这一检查有一两个的芯片的电源线有接到一起。等我把这些都接好以后，全部的原理图都检查了一遍，自我觉得硬件电路应该没有问题了。然后我就调试1Hz的方波信号的调试了，我焊接的电容器现实104电容和10K的滑动变阻器，终于跳出了方波，但是方波的频率就是下不来，总是停在了80Hz左右不会降低，没办法，我就抱着试试的态度去换了一个105电容，频率有了很大的改善，频率降低到了5Hz，还不是秒脉冲，让我不知再怎么搞啊。不知道怎么搞的时候我就去查书，根据理论的计算我发现那个电容必须要用到10uF的电容，而我用的知识1uF的电容，还差一个数量级呢！然后我又去找了其他同学，向他们取经，问他们是怎么做出的，有什么需要注意的地方，果然收获了一些东西。换了一个10uF的电容以后，果然出结果了，标准的1Hz的方波。
在我的努力下终于有了很好显示，时钟的显示很清楚，但是还有两个小问题：一个是会显示出24：00，另一个就是有一位数字显示的时候会有一个数码管不亮。我自己查了一下午还是没有什么结果。
前天上午老师过来进行验收，我自己还是没有查出来是什么原因，自己心也发慌了，所以就想拿过去让老师直接检查，交了算了。盛老师看了我的电路后，说做的不错，就是还有那个小问题没有结觉，就让我把自己的电路原理图了拿过来，老师耐心细心的帮我检查电路是不是有什么问题。
果然发现了问题，我的电路原理图上边有一些问题。在老师的帮助下，我发现了问题：原来我把同步置数和异步清零的概念搞错了。我把这下来了激情。我就自己再去把电路原理图再去修改，然后再去仿真，果真没有问题了，然后就是修改电路，进过修改后，在进行试验，果然好了！这真是太高兴了，也要很感谢老师的耐心指导，要不是老师给我检查，估计我到最后还是不知道我的那个数字中到底为什么会有这样的问题。这下我再去给来时检查，老师终于验收通过了！
通过这次的试验调试，总而言之的收获：
① 焊接电路要分模块进行曲焊接，分顺序的进行。
? 焊接过程中的检查问题：每焊接一条线路都要进行检查，看是否有没有虚焊，没有焊结实、有没有和旁边的电路节点短路的问题之类的问题。
? 电路焊接好后，在遇到没有现象的时候，在进行通电调试过程中检查电源、底线有没有接好，有没有接错的问题，还是没有现象的话在通电状态下用外用表测量电路中有些节点的点位，是不是和理论的有出入。
④ 如果实在还是有问题，那么就要去检查一下自己的电路的原理徒有没有问题。如果说电路原理图有大的错误，那么再怎么搞都是不会出结果的！
回想这次的数字钟实验，仿真、焊接电路、调试检查。感觉自己完整的做了一件设计，收获了很多的经验与知识，也意识到自己做事情的时候也是一样的。培养自己的做事态度，怀着激情，认真，严谨的态度去做每一件事情。
十、附录
10.1、主要器件：
74LS00（4片），74LS160（4片）或74LS161（4片），74LS03（OC，1片），74LS04（2片），74LS20（2片），74LS48（4片），数码管BS202（4只），发光二极管（2只），555（2片）。
10.2、仪器和设备:
稳压电源（或数字逻辑学习机），双踪示波器，数字万用表、数字通用板、拨线钳和电烙铁等。
10.3、参考文献:
[1]《电子技术基础课程设计指南》清华大学出版社，焦宝文主编；
[2]《电子线路设计大全》华中科技大学出版社，陈碗儿主编
[3]《数字电子技术基础》清华大学出版社，阎石主编
[4]《TTL集成电路大全》，电子工业出版社