山东交通学院

模拟电子课程设计

院（部）：       轨道交通学院    

班    级：                       

学生姓名：                          

学    号：                        

指导教师：      王永娟             

课 程 设 计 任 务 书

题    目   集成运算放大器的应用           

  -----（ 小题目）的设计           

院  (部)     轨道交通学院                    

专    业     轨道交通信号与控制              

班    级                                    

学生姓名                                   

学    号                                   

 12  月 21 日至 12 月25 日  共 1  周

                      

20##年  8月31 日

成绩评定表

第二篇：电子技术课程设计实习报告书

淮海工学院

课程设计报告书

                  

课程名称：     电子技术课程设计           

题    目          智能抢答器         

系 （院）：         电气工程及其自动化    

学    期：      2013~2014                  

专业班级：       电气122                   

姓    名：        韩日佳                   

学    号：       2012120814                

      

1 设计目的和要求

电子技术课程设计是一门十分重要的实践基础课，学生不仅需要有较高的理论素养，同时也要掌握基本的设计知识和技能，为今后各课程的学习打下坚实的基础。通过此设计使学生达到一下目的：

（1）巩固加深对模拟和数字电子技术基础知识的理解，提高综合运用所学知识的能力。

（2）通过查找资料、选方案、设计逻辑电路等环节的训练，培养学生独立分析问题、解决问题的能力。

（3）通过对设计出的电路原理图的绘制、仿真进一步巩固所学的电子技术基础。

（4）了解电子技术电路设计的工程、工艺技术规范，学会书写设计说明书。

（5）培养学生严肃、认真的科学态度和工作作风。

2 设计指标

用TTL或CMOS集成电路设计智力竞赛逻辑控制电路，具体如下：

（1）抢答组数为4组，输入抢答信号的电路应具有去抖动功能。

（2）判断选组电路应能迅速、准确地判出抢答者，同时排除他组的信号，闭锁其他电路的输入，并对抢中者给以声光信号显示。

（3）计数显示电路。每组有三位十进制计分显示电路，能进行加、减分操作。

（4）定时及音响。必答时启动定时灯亮，以示开始，当时间到时要发声音，并熄灭指示灯。抢答时，最后抢得的一组灯亮，其余指示灯灭，同时也可以驱动组别数字显示。

（5）回答问题的时间可以调整，分别为10s、20s、50s或更长。

（6）主持人要有复位按键，抢答和必答时要有手动控制。

3 多路抢答器的原理介绍

定时抢答器的总体框图如下图1所示

图1  多路抢答器总体方框图

优先编码电路的功能：当主持人将开关置“开始”状态时，选手按抢答按钮，此时优先编码器能立即分辨出抢答者的编号。锁存器的功能：对抢答者的编号进行锁存。译码电路的功能：识别锁存的编号，即第一个抢答的选手的编号或定时电路中的时间。控制电路的功能：当优先编码电路接收到第一个抢答编号时，控制电路对输人编码电路进行封锁，避免其他选手再次进行抢答。主持人控制开关的功能：“清零”状态，不能进行抢答；“开始”状态，可以进行抢答。报警电路的功能：当30秒之内没有选手抢答时，进行报警。定时电路的功能：设定抢答的时间。

其工作原理为：当接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定的时间30秒；主持人将开关置“开始”状态，宣布“开始”，抢答器工作，当选手在30秒时间内抢答时，编号显示器显示最先抢答选手的编号，同时定时器显示倒计时时间，控制电路对输入编码电路进行封锁，禁止二次抢答，一轮抢答完成。如果当定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

4 多路抢答器的电路设计

4.1 多路抢答器的抢答电路设计

4.1.1优先编码器的选择

    74LS148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE是使能输出端，GS为片优先编码输出端。 

    当使能输入IE=1时，禁止编码、输出(反码)： A2,A1,A0为全1。当使能输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为I6,I5,I4,I3,I2,I0，I0等级排列。OE为使能输出端，它只在允许编码(IE=0)， 而本片又没有编码输入时为0。

          

                         图2  74LS148的管脚图

4.1.2抢答按钮的设计

                              图3  抢答按钮电路图

4.1.3锁存器的选择

74LS279采用DIP－16封装，四个锁存器中有两个具有置位端（SA，SB）。当S为低电平、R为高电平时，输出端（Q）为高电平。当S为高电平、R为低电平时,Q为低电平；当S和R均为高电平时，Q被锁在已建立的电平。当S和R均为低电平时，Q为稳定的高电平状态。对SA和SB，S的低电平表示只要有一个为低电平，S的高电平表示SA和SB均为高电平。

                          图4  74LS279的引脚图

4.1.4抢答电路的整体设计

工作过程：“置零”状态，输出端（1Q，2Q，3Q，4Q）全部为低电平，显示器灭灯，完成“清除”功能；触发器的输出端1Q使74LS148的选通输入端＝0，74LS148处于工作状态，此时锁存电路不工作。当主持人将开关S拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于待工作状态，等待输入端、··· 、输人信号。当有选手将键按下时（如按下S₆，即=0，74LS148的输出＝001，＝0，经RS锁存器74LS279后，CTR＝1，＝1，74LS279处于工作状态； 则4Q3Q2Q＝A₂A₁A₀＝110，显示器直接显示6。此外，CTR＝1，使74LS148的=1，74LSl48处于禁止工作状态，封锁了其他按键的输人。当选手按下的键松开后，无编码输入，74LS148的=1，74LS279的，Q为保持状态，CTR维持高电平不变，所以，74LS148仍处于禁止工作状态，其他选手按键的输入信号不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持人操作控制开关S进行“清除”，使抢答电路复位，以便进行下一轮抢答。

              图 5  抢答电路图                    图 6  抢答电路仿真图

4. 2  多路抢答器定时电路的设计

4.2.1 译码器的选择7段显示译码器74LS48是输出高电平有效的译码器，74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 74LS48所具有的逻辑功能：a.7段译码功能（LT=1，RBI=1）；b.消隐功能（BI=0）c.灯测试功能（LT = 0）d.动态灭零功能（LT=1，RBI=1）。

                     图7  74LS48引脚图

4.2.2 计数器的选择

 74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能。为置数端，为CPu加计数端，CPd为减计数端，TCv为非同步进位输出端，          TCd为非同步借位输出端，P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。 其引脚排列及逻辑符号如下所示：

                  图 8  74LS192的引脚排列及逻辑符号

        （a）引脚排列                         (b) 逻辑符号

4.2.3  定时电路的整体设计

工作原理：当主持人将控制开关S置于“清除”状态时，即开关S闭合，=0，74LS192处于预置数状态，为74LS192进行置数，计时器处于待工作状态，此时开关S的状态对其无影响；加入时序控制信号CP时，定时电路开始工作，将输出端（）接74LS48显示译码器，将时间显示出来，输入的时序控制信号CP使U6（右边的74LS192）工作，借位输出BO'接至U5的时钟输入端，控制其进行计数。直到两个计时器都处于0时，U5产生借位输出，BO'=0，使U6的CLK保持为0状态，74LS192处于保持状态，显示译码器处于锁存状态，保持显示抢答时间,停止工作。

抢答时间为30秒，利用74LS192进行定时电路设计，因为该芯片具有双时钟十进制。

图 9   定时电路的整体设计

4. 3  多路抢答器时钟信号电路设计

时钟信号产生电路采用的器件是LM555CM定时器。

555芯片按一定的线路接上不同的电阻和电容就可以产生周期不同的脉冲信号，即不同频率的脉冲。本设计需要555芯片产生以“秒”为单位的脉冲信，号555定时器构成多谐振荡器，输出端3的振荡频率为

                  

其电路图如图10所示：其中，R1=15OΩ，R2=680Ω，C1=10μF,满足上式，即为秒脉冲。该电路中C2的作用是抗干扰。

图 10  时钟信号电路图

                               图 11  时钟信号波形

4. 4  多路抢答器报警电路设计

由555定时器和三极管构成的报警电路如图12所示，其中555定时器构成多谐振荡器，其输出信号经三极管推动其输出信号经三极管推动扬声器，令其震荡频率为1000Hz。PR为时钟控制信号，当PR为高电平时，多谐振荡器工作；反之，电路停振。其中R1=15Ω，R2=68Ω，C1=100nF。

                                      图 12  报警电路

5   整体电路的设计

    将各个单元电路相应的输入输出端相连，便得到多路抢答器的整体电路，如图13所示。

图 13  多路抢答器电路图

           图 14   “清零”状态仿真

图 15   “开始”状态仿真

图 16   7号选手抢答仿真

                             图 17   无人抢答时仿真

6  设计的收获和体会

虽然我们学习过了数字电子技术基础的课程，但是在拿到设计多路抢答器的任务时，自己还是一头雾水，这才使我深刻的意识到了把课本知识运用到实际生活中的重要性，不仅要会做题，还要学得精，学得深，会运用。

在实际设计的电路过程中，不仅要了解到各个元器件的功能，还要认真学习绘图软件,通过数字电路课程设计，让我对数字电路有了新的认识。首先，拿到电路时，应从整体考虑他的功能，后经过对有关资料的查阅让我学会了模块化的整个电路，可以分别连好每个模块的电路并且确定其运行的功能是是否正常，如果好了再开始下一个模块的连接，然后再一个个的把每个模块连接好。把一个复杂的电路根据其不同部分不同的功能分开解决，大大降低了电路设计和连接的难度。

但是在实际的操作过程中，由于连线较多，排布较密，有的时候结点会重合在一起，由于电路的复杂性，各元器件之间相距较远时，就会使连线较长，而且不美观，在设计过程中遇到了好多的困难，从开始的芯片选择，以及电阻等一系列的选择，进行大量的运算，在抢答器的仿真中，首先电路元件比较难找，花费了大量的时间，电路部分连完出现不能仿真时，就要反复检查，检查芯片引脚是否连接正确，以及电路的逻辑功能是否正确，在实现部分电路能够进行仿真的基础上，整体电路又会存在问题，要不断的尝试各种解决方法。从这些方面讲是考验一个人的耐性。

但是，总的来说，我要感谢这次课程设计，老师在我们课程设计中给予我们很多的指导，报告书的格式等等。在这为期两周的课程设计中，我学到了好多东西，在学习了数电的基础上，我们对优先编码器，译码器，显示译码器，SR锁存器等芯片有了进一步的了解，对Multisim软件也学会了运用。以前我也知道理论与实践的差距，书本上的知识还是有限的，只有实践了才能看到问题的所在。这次我却是亲身实践，感受颇深。它不仅锻炼了我的耐心，提高了毅力，解决问题的能力，也为以后的毕业设计打下基础。

7 参考文献

[1]  亓文法，李晓龙，杨斌，程道放.用于信息追踪的文本印刷算法[J].通信学报，2008，29(10)：183- 190.

[2]  郭文强，侯勇严.数字图像处理[M].西安：西安电子科技大学出版社，2009：23.

[3]  彭涛.海量文档图像信息的自动提取相关技术研究与实现[D]：武汉：华中科技大学，2006.