模拟电子技术课程设计报告
实验成员:郭佳伟 赵明宇 王楠
实验时间:2013.6.10——2013.6.18
实验题目:集成运算放大器的应用
设计要求:使用一片通用四运放芯片LM324组成电路框图如图12(a),实现下述功能:
使用低频信号源产生,的正弦波信号,加至加法器输入端,加法器的另一输入端加入由自制振荡器产生的信号,如图12(b)所示,,允许有的误差。
(a)
(b)
图12
图中要求加法器的输出电压。经选频滤波器滤除频率分量,选出信号为,为峰峰值等于9V的正弦信号,用示波器观察无明显失真。信号再经比较器在负载上得到峰峰值为2V的输出电压。
电源选用±12V和±5V两种单电源,由稳压电源供给。不得使用额外电源和其它型号运算放大器。要求预留、、、和的测试端子,以方便测试。
原理框图:
原理框图说明:
图中要求加法电路的输出电压。经选频滤波器滤除频率分量,选出信号为,为峰-峰值等于9V的正弦信号,用示波器观察无明显失真。信号再经比较器后在1 KΩ 负载上得到峰-峰值为2V 的输出电压。
方案分析:
⑴三角波发生电路
因为只提供一片LM324,然而后面的加法器,滤波,比较器必定会用掉三个运放,因此三角波的产生电路不能用掉两个运放,故采用一片LM324的中一个运放接成滞回比较器,三角波由滞回比较器的反相端输出。
⑵加法器电路
采用LM324中的一个运放,在反相端按照课题要求连接相应阻值的电阻。(单电源时注意输入信号的提高)
⑶滤波电路
采用LM324中的一个运放,在积分运算电路的基础上用电阻和电容组成压控电压源二阶滤波电路。也可采用带通滤波器。
⑷比较器电路
采用LM324中的一个运放,使其工作在开环状态,接成比较器。
⑸不同的部分用电容耦合减轻级与级之间的影响。
电路设计及分析
设计有五个部分,其中低频信号源使用信号发生器,其余四部分设计方案如下:
⒈三角波产生电路
初始方案:
根据《电子技术基础(模拟部分)》书上的方波产生器产生方波,然后再采用微分电路进行处理,产生三角波。
改进方案:
由于LM324只有四个运算放大器,如果三角波产生使用两个,则后面的三个电路中有一个无法实现,所以只能采用一个运算放大器产生。同时由于器件不提供稳压二极管,所以电阻电容的参数必须设计合理,用直流电压源代替稳压管。
对方波放生电路进行分析发现,如果将输出端改接运放的负输入端,出来的波形近似为三角波。设计电路如图
2.加法器
方案:
由于加法器输出,所以采用求和运算电路,计算电阻电容的参数值,电路如图。
3.滤波器
初始方案:
由于正弦波信号的频率为500Hz,三角波的频率为2KHz,滤波器需要滤除,所以采用二阶的有缘低通滤波器。如图。
改进方案:
根据仿真的波形看出电路对2KHz的信号衰减不大,导致输出信号中仍然残留的有三角波成分,波形失真较严重。考虑要增大对三角波的衰减程度,而且要已知三角波的频率为2KHz,所以采用中心频率为2KHz的带阻滤波器。电路见图
4.比较器
初始方案:
采用一般的单限比较器,见电路图
改进方案:
在单限比较器中,输入电压在阀值电压附近的任何微小变化,都将引起输出电压的跃变,不管这种微小变化是来源于输入信号还是外部干扰,抗干扰能力差.所以采用滞回比较器。见图
总电路:
仿真结果及分析:
1.端口
由仿真图可知,波形近似为三角波。Um=2V,T=2KHz,波形稳定。
2.端口
因为由低频信号源产生,所以波形无失真。Um=0.1V,T=500Hz
3.端口
与理论波形有一定的偏差,三角波与正弦波相加时,三角波波峰、波谷有失真。
4.端口
理论应为正弦波,可以看出经过滤波后,波形的波峰、波谷有失真,高频部分没有滤掉。Um=9.34V略大于9V,T约为500Hz。
5.端口
可以看出近似为高低电平交替,在跳变过程中波形有失真,部分部分由于不稳定信号产生毛刺。
总结:
电源提供的电压对波形的影响:
波形幅度变化必须在电源提供的电压范围之内,若不在,则底部或顶部会出现失真,因此采用+12V电源而不用+5V。
单电源和双电源的区别及其对电路的影响:
运放采用单电源供电时,加法电路、滤波电路不能工作,必须采用双电源式供电,正极4接+12V,负极11反接+12到地。
模块与模块之间的链接存在相互影响。
模块与模块之间的链接存在相互影响:
虽然单个模块运行仿真成功,但是连接为整个的电路图时,各功能模块的波形会受到其他模块的影响,失真交严重。处理办法是在各模块之间加入耦合电容或电容电阻组成的低通网路作为接口电路。
通过这次课程设计,不仅对于模拟电子线路有了新的认识,对电子电路的专业知识得到了很大的提高,加深了理论与实际之间的联系,同时学习到了书本上没有的知识,如怎样运用软件搭建电路,如何结合理论计算的参数和实际仿真结果对电路的元件参数进行调整。
第二篇:模拟电子技术课程设计报告(样例)
大庆师范学院
模拟电子技术课程设计报告
设计课题: 数字电子钟的设计 姓 名: 学 院: 物 电 学 院 专 业: 电子信息工程
班 级: 07级(1)班
学 号: 日 期 20xx年5月24日—20xx年6月4日 指导教师:
目 录
1.设计的任务与要求…………………………………………………………………1
2.方案论证与选择……………………………………………………………………1
3.单元电路的设计和元器件的选择…………………………………………………5
3.1 六进制电路的设计……………………………………………………………6
3.2 十进制计数电路的设计………………………………………………………6
3.3 六十进制计数电路的设计……………………………………………………6
3.4双六十进制计数电路的设计…………………………………………………7
3.5时间计数电路的设计…………………………………………………………8
3.6 校正电路的设计………………………………………………………………8
3.7 时钟电路的设计…………………………………………………………8
3.8 整点报时电路的设计…………………………………………………………9
3.9 主要元器件的选择…………………………………………………………10
4.系统电路总图及原理……………………………………………………………10
5.经验体会…………………………………………………………………………10
5.1.设计过程中遇到的问题及其解决方法……………………………………10
5.2 设计体会…………………………………………………………………11
5.3 对该设计的建议……………………………………………………………12 参考文献……………………………………………………………………………12 附录A:系统电路原理图……………………………………………………………13 附录B:元器件清单…………………………………………………………………14
1
数字电子钟的设计
1. 设计的任务与要求
数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
因此,我们此次设计数字钟就是为了了解数字钟的原理,从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标
1. 时间以12小时为一个周期;
2. 显示时、分、秒;
3. 具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;
4. 计时过程具有报时功能,当时间到达整点前10秒进行蜂鸣报时;
5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
1.2 设计要求
1. 画出电路原理图(或仿真电路图);
2. 元器件及参数选择;
3. 编写设计报告 写出设计的全过程,附上有关资料和图纸,有心得体会。
2. 方案论证与选择
2.1 数字钟的系统方案
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
图1 数字电子钟方案框图
2.2 晶体振荡器电路
晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ的方波信号,可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类,一类是用TTL门电路构成;另一类是通过CMOS
6
非门构成的电路,本次设计采用了后一种。如图(b)所示,由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个
高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。
图2 CMOS 晶体振荡器(仿真电路)
2.3 时间计数电路
一般采用十进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图(如图3)可知,其为双2-5-10异步计数器,并每一计数器均有一个异步清零端(高电平有效)。
图3 74HC390内部功能图
秒个位计数单元为十进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即
可。CPA(下降没效)与1HZ秒输入信号相连,Q3可作为向上的进位信号与十位计数单元的
CPA相连。
秒十位计数单元为六进制计数器,需要进制转换。将十进制计数器转换为六进制计数器的电路连接方法如图4所示,其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
图4 十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为十二进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行十二进制 1
转换。利用1片74HC390实现十二进制计数功能的电路如图5所示。
图5 十二进制计数器电路
另外,图5所示电路中,尚余-个二进制计数单元,正好可作为分频器2HZ输出信号转化为1HZ信号之用。
2.4 译码驱动及显示单元电路
选择CD4511作为显示译码电路;选择LED数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字,再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。
计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片,再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。
2.5 校时电路
数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路,In1端与低位的进位信号相连;In2端与校正信号相连,校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。当开关打向下时,因为校正信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号可以顺利通过与或门,故校时电路处于正常计时状态;当开关打向上时,情况正好与上述相反,这时校时电路处于校时状态。
实际使用时,因为电路开关存在抖动问题,所以一般会接一个RS触发器构成开关消抖动电路,所以整个较时电路就如图6。
图6 带有消抖电路的校正电路
2.6 整点报时电路
电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时,分十位、分个位和秒十位均保持不变,分别为5、9和5,因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与,从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
2
5V
数字钟设计-整点报时电路部分
图
7 整点报时电路
3. 单元电路的设计与元器件选择
数字钟从原理上讲是一种典型的数字电路,可以由许多中小规模集成电路组成,所以可以分成许多独立的电路。 3.1 六进制电路的设计
由74HC390、7400、数码管与4511组成,电路如图8。
图8 六进制电路
3.2 十进制电路的设计
由74HC390、7400、数码管与4511组成,电路如图9。
将十进制计数器转换为
六进制的连接方
法
图9 十进制电路
3.3 六十进制电路的设计
由两个数码管、两4511、一个74HC390与一个7400芯片组成,电路如图10。
3
图10 六十进制电路
3.4 双六十进制电路的设计
由2个六十进制连接而成,把分个位的输入信号与秒十位的Qc相连,使其产生进位,电路图如图11。
图11 双六十进制电路
3.5 时间计数电路的设计
由1个十二进制电路、2个六十进制电路组成,因上面已有一个双六十电路,只要把它与十二进制电路相连即可,详细电路见图12。
11
3.6 校正电路的设计
由74CH51D、74HC00D与电阻组成,校正电路有分校正和时校正两部分,电路如图13。 3.7 时钟电路的设计
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成,芯片3脚输出2Hz的方波信号,电路如图14。
3.8 整点报时电路
由74HC30D和蜂鸣器组成,当时间在59:50到59:59时,蜂鸣报时,电路如图15。
1
图12 时间计数电路
图13 校正电路
图14 时钟电路
5V
数字钟设计-整点报时电路部分
图15 整点报时电路
3.9主要元器件的选择
1.共阴八段数码管6个; 2.CD4511集成块6块; 3.CD4060集成块1块; 4.74HC390集成块3块; 5.74HC51集成块1块; 6.74HC00集成块4块; 7.74HC30集成块1块;
4. 系统电路总图及原理
将设计的各个单元电路进行级联,得到数字电子钟系统电路原理图见附录A。 5.经验体会
5.1.设计过程中遇到的问题及其解决方法
1)在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至。
2)在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况,经检验发现主要是由于接触不良的问题,其中包括线的接触不良和芯片的接触不良,在实验过程中,数码管有几段二极管时隐时现,有时会消失。用5V电源对数码管进行检测,一端接地,另一端接触每一段二极管,发现二极管能正常显示的,再用万用表欧姆档检测每一根线是否接触良好,在检测过程中发现有几根线有时能接通,有时不能接通,把接触不好的线重新接过后发现能正常显示了。其次是由于芯片接触不良的问题,用万用表欧姆档检测有几个引脚本该相通的地方却未通,而检测的导线状况良好,其解决方法为把CD4511的芯片拔出,根据面包板孔的的状况重新调整其引脚,使其正对于孔,再用力均匀地将芯片插入面包板中,此后发现能正常显示,本次实验中还发现一块坏的LED数码管和两块坏的CD4511,经更换后均能正常显示。
3)在连接晶振的过程中,晶振无法起振。在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至。
4)在连接六进制的过程中,发现电路只能4、5的跳动,后经发现是由于接到与非门的引脚接错一根所至,经纠正后能正常显示。
5)在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时、分、秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题。
2
经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA、QB、QC和QD脚,发现QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发现是由于秒到分的进位未拔掉所至。
6)在制作报时电路的过程中,发现蜂鸣器在57分59秒的时候就开始报时,后经检测电路发现是由于把74HC30芯片当16引脚的芯片来接,以至接线都错位,重新接线后能正常报时。
7)连接分频电路时,把时个位的QD和时十位的1脚断开,然后时十位的1脚接到晶振的3脚,时十位的3脚接到秒个位的1脚,所连接的电路图无法正常工作,时十位从0-9的跳,时个位只能显示一个0,在这个电路中3脚的分频用到两次,故无法正常显示,因此要把12进制接到74HC390的一个逻辑电路空出来用于分频即可,因此把时十位的CD4511的12、6脚接地,7脚改为接74HC390的5脚,74HC390的3、4脚断开,然后4脚接9脚即可,其中空出的74HC390的3脚就可用于2Hz的分频,分频后变为1Hz,整个电路也到此为正常的数字钟计数。
5.2 设计体会
在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
在连接六进制、十进制、六十进制的进位及十二进制的接法中,要求熟悉逻辑电路及其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并及时纠正了。
在设计电路中,往往是先仿真后连接实物图,但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中,往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚,因此在实际的电路连接中往往容易遗漏。又例如74HC390芯片,其本身就是一个十进制计数器,在仿真电路中必须连接反馈线才能正常显示,而在实际电路中无需再连接,因此仿真图和电路连接图还是有一定区别的。
在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。
5.3 对该设计的建议
此次的数字钟设计重在于仿真和接线,虽然能把电路图接出来,并能正常显示,但对于电路本身的原理并不是十分熟悉。总的来说,通过这次的设计实验更进一步地增强了实验的动手能力。
参考文献:
[1] 赵建领. 51系列单片机开发宝典[M]. 北京: 电子工业出版社, 2007.
[2] 边春元等. C51单片机典型模块设计及应用[M]. 北京: 机械工业出版社,2008.
[3] 彭 为等. 单片机典型系统设计实例精讲[M]. 北京: 电子工业出版社, 2006.
[4] 徐爱钧等. Keil C51 V7.0单片机高级语言编程与μVision2应用实践[M].北京:电子工业出版社,2008.
[5] 李朝青. 单片机&DSP外围数字IC技术手册(第2版)[M]. 北京:北京航空航天大学出版社,2005.
[6] 中国电子网. .
3
附录A:系统电路原理总图
12
附录B:元器件清单
13