目    录

1 设计任务及要求……… ……………………………………………………………….……(2)

2 系统总体设计方案……… ………………………………………………….………… ….（3）

3 器件选择……………… ……………………………………………………………………(4)

4六十进制“秒”计数器设计

   4.1所需器件符号及说明……………………………………..…………..……………..（8）

   4.2 原理图介绍………….…………………………………………………………….. （8）

5 六十进制“分”计数器设计

   5.1所需器件符号及说明……………………………………..………..…………….. （9）

   5.2 原理图介绍………….……………………………………………………………..（9）

6 二十四进制计数器设计

   6.1所需器件符号及说明……………………………………..………..…………….. （10）

   6.2 原理图介绍………….……………………………………………………………..（10）

7 秒脉冲电路设计

   7.1所需器件符号及说明………………………………………..………..……………..（10）

   7.2 原理图介绍………….…………………………………………………………….. （11）

8校分校时电路设计

   8.2所需器件符号及说明……………………………………..….. …....…………….. （11）

   8.3 原理图介绍………….…………………………………………………………….. （11）

9整点报时电路设计

   9.1所需器件符号及说明…………………………………….. ..………..…………….. （11）

   9.2 原理图介绍………….…………………………………………………………….. （12）

10系统整体电路设计

   10.1所需器件符号及说明……………………………………..………..………………..（12）

   10.2 原理图介绍……….……………………………………………………………….. （12）

11 改进意见及收获体会…………...…………………………………………………………（15）                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      

1.设计任务及要求

设计要求及任务

数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。

具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。

设计要求：

1、时间以24小时为一个周期；

2、显示时、分、秒；

3、具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；

4、计时过程具有整点报时功能；

5、具有开机清零功能；

6、设计所需的脉冲电路。

设计任务：

1、画出电路原理图

2、元器件及参数选择；

3、电路仿真；

4、接线及调试；

5、基于multisim仿真。

2．系统总体设计方案

数字电子钟需要显示“时”、“分”、“秒”，它的周期为24小时，“时”采用二十四进制，“分”采用六十进制，“秒”采用六十进制。另外系统具有整点报时功能，荡“分”变为59时，通过与非门控制蜂鸣器，进行整点报时。由555定时器构成的多谐振荡电路，为“秒”计时器的个位听周期为1s的方波脉冲，“秒”计时器通过串联进位方式与“分”为、“时”位进行连接，计时器芯片为74LS160，再通过译码芯片7448，与BS201进行连接，对数据进行显示，利用7448芯片可以简化电路结构，使电路故障发生率降低，布线也更加容易，系统原理图如下。

3.器件选择

1.由555定时器构成的多谐振荡器

它是数字电子钟的核心部分，它的精度和稳定度决定于数字钟的质量。555定时器引脚图如下，多谐振器电路。多谐振荡器为计数器提供计数脉冲和为计数器提供校时脉冲。本电路产生振荡信号的周期为1s。

            

2.时、分、秒计数器

秒信号经秒计数器、时计数器之后。分别得到显示电路，以便实现用数字显示时分秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器为二十四进制。要实现这一要求，可选用的中规模继承计时器较多，这里推荐74LS160或161。

六十进制计数器，它由凉快中规模集成十进制计数器74LS160，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，如下图。

    

二十四进制计数器，它由两块中规模集成十进制计数器74LS160构成。荡高位出现0010状态，低位为0100状态，即记到第24个来自“分”计数器的进位信号时，产生反馈清零信号，如图为二十四进制计数器。

     

3.译码显示电路

    选用期间是应当注意译码器和西那是期间相互配合。一是驱动功率要足够大，而是逻辑电平要匹配。秒计数器、分计数器、和时计数器的技术分别输送给各自的显示译码器7448，在数送给各自的数码管，显示出时、分、秒的计时。输入A3、A2、A1和A0接受四位二进制码、输出a~g为高电平有限，可直接驱动共阴极显示器，三个复制控制端，以增强期间的功能呢，扩大期间应用。电路如图所示为计数、译码显示电路。

  

4.整点报时电路

整点报时功能呢是通过四路与非门将分为的各位于十位连接在一起，当个位变为9并且十位变为5时，输出低电平信号，再通过非门变为高电平信号，非门连接在NPN型三极管的基极，当基极为高电平时三极管导通，蜂鸣器工作。在其他时刻蜂鸣器不工作。整点报时电路如图

5.LED显示屏

LED是发光二极管Light Emitting Diode的英文缩写。

LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体，已经成为城市信息现代化建设的标志。管脚１２３４分别接输出段的Ｑ_０、Ｑ_１Ｑ_２、Ｑ_３．图形显示如下图所示：

图、LED显示屏

四、功能模块

10．系统整体电路设计               6.电路总图

总体电路原理图如下图九所示。

   本次设计的总体电路整体工作原理大体描述如下：

   1.首先，由555定时器组成一个多谐振荡器得到1HZ的秒脉冲，秒脉冲发生器的输出端接到每个计数器的时钟输入端。

2.数字钟的分、秒计数部分均为六十进制计数器（显示00～59），采用两片74LS160来实现。个位为十进制，十位为六进制，当个位计数到9时，再来一个脉冲变成0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示00～23），也是采用两片74LS160实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，图中采用了十位的2和个位的3相“与非”后再清0。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP输入端；当时计数器计到23时，再来一个脉冲变成00。

   3.数字钟的校正部分主要是通过开关实现的。当需要进行校正时，将开关J1打开，J2打到+5V时为分校正,J4打到+5V,J4打到上面时为时校正。

   4.当计数器在每次计到整点时，需要提前十秒报时，这可采用译码电路来解决，即当分为59时，且秒计数到50时，输出一高电平，经过一系列门电路驱动灯泡发光，完成整点报时。

   利用Multism软件对整个电路进行仿真，分别对每一部分调试仿真，清零部分有开关J1控制，开关打到+5V时电路正常工作，打到0时，电路清零。

11 改进意见及收获体会

1．         设计体会

通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。

通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。本次实验是基于multisim的基础上做的，通过本次实验我也比较全面的了解了multisim软件的使用。

2．         对设计的建议

我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，因为我们对multisim软件很陌生，所以希望老师再做设计之前能给我们系统的讲解一下multisim的使用方法，这样会有助于我们进一步的进入状况，完成设计，能保证一定的效率，如果我对multisim有了比较全面的了解，就不会浪费那么多时间去找器件，这样我们就能有充足的时间去弄清楚数字钟的设计原理，以便更好的做好数字时钟。

3．         .结论

由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，经过仿真得出较理想的结果，说明电路图及思路是正确的，可以实现所要求的基本功能：计时、显示精确到秒、时分秒校时。

参考文献

1.《数字电子技术基础》 第五版 阎石主编

2.百度文库《电子时钟设计》

3.道客88《电子时钟课程设计》

4.百度文库Multisim基础教程

5.超星文库《计数器基础应用》

第二篇：数字电子时钟课程设计报告

数字时钟课程设计报告

目  录

一．设计的目的、任务和要求……………………………2

二．设计的方案的选择与论证……………………………4

三．电路的设计……………………………………………5

 （a）设计内容……………………………………………5

（b）数字时钟结构的设计………………………………5

（c）设计步骤……………………………………………6

1.时钟脉冲发生器的设计………………………6

2.时分秒计数电路的设计………………………8

3.计数器的组间级联设计………………………13

4.校准电路的设计………………………………15四. 电路的仿真与调试……………………………………17

五．总结及心得……………………………………………19

六．附录……………………………………………………21

七．参考文献………………………………………………22

一、设计的目的、任务和要求

(一)设计目的

电子技术（数字）课程设计是电子技术基础课程的实践性教学环节，通过该教学环节，要求达到以下目的：

1.使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力；

2.使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力；

3.熟悉并学会选用电子元器件，为以后从事生产和科研工作打下一定的基础。

（二）设计任务

1．显示时、分、秒。

2，可以24小时制或12小时制。

3．具有校时功能，分别对小时和分钟单独校时，对分钟校时的时候，最大分钟不向小时进位。校时时钟源可以手动输入或借用电路中的时钟。

4．为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。

（三）设计要求

1.设计时综合考虑实用、经济并满足性能指标要求；

2.必须独立完成设计课题；

3.合理选用原件；

4.按时完成设计任务并提交设计报告。

二、设计的方案的选择与论证

考虑到实用、经济和性能指标的满足，运用CB555，74LS160, CC4011,电阻，电容等器件经行电子时钟电路的计数及校准功能的设计。运用CB555与电阻电容组合连接成一个周期为一秒的多谐振荡器，用与非门的组合连接成校准电路对电子时钟进行校对。在连接计算器电路时可以用整体置零法和整体置数法。本实验电路采用整体置零法.总体电路是由各功能电路或单元电路组成的。数字电子钟是由振荡电路、时间计数电路、数码显示电路和校时电路组成。

三、电路的设计

（a）设计内容

运用CB555定时器，电阻，电容设计一个多谢振荡器，用多片74LS160、多片显示译码器、与非门的组合设计时、分、秒计数器，用于非门的组合连接校准电路。用两片74LS160级联构成60进制计数器，用来计“秒”，其CP输入信号为秒脉冲；另两片74LS160级联构成60进制计数器，用来计“分”，其CP输入为“秒”变为0时产生的一个下降沿信号；还有两片74LS90级联构成24进制计数器，用来计“时”，其CP输入为“分”变0时产生的一个下降沿信号。这样六片74LS160实现了数字钟的计时功能。它们的输出用六片数码显示管显示。

（b）数字时钟主要由以下几个部分组成：秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，清零电路组成。

电路设计结构图如图一所示。

图一 电路设计结构图

（c）设计步骤

1.设计时钟脉冲发生器

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。

一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。根据理论知识运用，运用CB555定时器与电阻电容组合设计多谐振荡器的振荡器的周期为1秒，即周期T=1，

根据理论知识得，多谐振荡器周期的计算公式为：
T=，多谐振荡器频率的计算公式为：，占空比的计算公式为：,通过以上公式计算多谐振荡器的周期频率的大小跟外接电阻的阻值。运用CB555定时器设计多谐振荡器，由CB555定时器的参数特性可知，当电源电压为5V时，在100mA的输出电流下输出电压的典型值为3.3V，所以取VCC=5V时可以满足对输出周期为一秒的脉冲信号的要求。

令占空比q=2／3，C=10uF时，得=，则

，

即3C=1，则

。

通过计算得电阻R=48K，电容C=10uF，因两个电阻的大小相等，所以取两只阻值为47K的电阻和一个阻值为2K的电位器串联，得到设计电路，如图二所示。

       图二   时钟脉冲发生器

2.设计时分秒计数电路

（1）秒计数器的设计

   秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”、“分”计数器为60进制，小时为24进制。

60进制计数器

数字钟的“分”和“秒”计数器均为模60的计数器，它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为：

要想实现计数功能，可以选用74LS90芯片级联组成模数为60的计数器，也可以用4518双重BCD加法计数器芯片，采用反馈归零法实现秒60进制，还可以用74LS160十进制芯片来实现。若选用74LS90级联的话，只要一级出现问题，则整个计数功能模块都会受到影响，从而使计数出现问题。所以，综合考虑，选用74LS160十进制芯片，它不仅造价便宜，使用普遍，而且使用方便。其管脚图如图三所示。

图三  74LS160的管脚图

秒计数器的设计电路如图四所示。

图四 秒计数器的设计电路图

（2）分计数器的设计

    同样通过整体置数法运用两片74LS160、与非门和两片显示译码器连接成60进制的计数器作为分的计数电路。两个芯片的复位端CLR和分个位芯片的工作状态控制端ENP、ENT接高电平，分十位芯片的工作状态控制端ENP、ENT接分个位芯片的进位输出端。

    分个位计数单元为10进制计数器，无需进制转换，当QDQCQBQA变成1001时，通过与非门把它接回到置数端，计数器的输入置为0000，使计数器又从0000开始，如此重复。

分十位计数单元为6进制，当QDQCQBQA变成0101时，通过与非门把它接回置数端，计数器的输入置为0000，计数器又从0000开始，如此重复，十位和个位合起来就是60进制。同时两个分计数芯片的脉冲输入端接秒计数器的进位输出端，当各个芯片开始工作时，秒计数器的进位输出端给分计数器的两片分计数芯片的输入高电平脉冲，使分计数器开始计数，当分计数器的输出为59状态时使两个芯片的置数端工作，进行置数，同时分十位上的进位信号传输给“时”个位的计数单元。分计数器的设计电路如图五所示。

图五 分计数器的设计电路

（3）时计数器的设计

时计数单元为24进制计数器，其输出为8421BCD码。同样采用十进制计数器74160N来实现时间计数单元的计数功能。

数字钟的“时”计数器为模24的计数器，它的个位是四进制计数器，而十位则是二进制计数器，其计数规律为：    

即当数字时钟运行到“23时59分59秒”时计数器再加一个秒脉冲时数字钟自动运行到“00时00分00秒”，实现日常生活的24小时计数制。计数功能的原理，由振荡器给秒个位每秒送一个脉冲，当个位由0循环到9时，个位向十位送一个脉冲，这样依次的，就可以完成计数的功能。时计数器的设计电路如图六所示。

图六 时计数器的设计电路

3.计数器的组间级联问题

“秒”的脉冲输入端接校准电路的输出，“秒”个位的进位输出端接“秒”十位的工作状态控制端，“秒”的进位输出接“分”的两个芯片的脉冲输入端，“分”的个位进位输出端接“分”十位工作状态控制端，“分”的进位输出端接“时”的两个芯片的脉冲输入端，“时”个位进位输出端就“时”十位的工作状态控制端，“时”“分”“秒”的复位端都接高电平，计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。电路如图七所示。

图七 计数器的组间级联电路图

4.设计校准电路

在实际生活当中，由于各种各样的原因，可能会使数字钟计时不准。当数字钟计时出现误差时，必须对时间进行校正，通常称为“校时”。校时是数字钟应该具备的基本功能，要求能对时和分进行校对。

对校时电路的设计要求是，在进行小时校正时不影响分和秒计数器的正常计数；同理，进行分校正时不影响秒计数器的正常计数。这时就要进行手动或者自动的校准。若采用自动校准，由于脉冲一直存在，所以校准的时候会带来不便。因此，本次设计采用手动校准。校时脉冲即为秒进位脉冲或分进位脉冲。图7所示电路为校“时”、校“分”电路。其中J1为校“分”用的控制开关，J2为校“时”用的控制开关，J3为总的校时开关。其中，当总校时开关打到校准档时就进行手动校时。校准时开关接5V的直流电源，输入为高电平。经过一个反相器输出低电平。输入的信号经过三个与非门低电平0，送到分计数器的个位计数器，就可以进行校分。同理也可以进行校时。设计的校准电路如图八所示。

图八 校准电路的设计电路图

四、电路的仿真与调试

（1）可以先将系统划分为多谐振荡器、计数器、校准电路、译码显示等部分，对它们分别进行设计与调试，最后联机统调。

（2）各部件调试完毕后，用示波器或频率计观察石英晶体振荡器的输出频率

（3）将频率为1Hz的标准秒脉冲信号分别送入“时“分”、“秒”计数器，检查各级计数器的工作状况。

（4）各部件调试正常后，进行组装联调，检查校准电路是否可以实现快速校时，最后对系统进行微调。

（5）仿真调试完毕后得电子时钟总电路，如图九所示。

图九 电子时钟电路图

五、 总结及心得

大三我们已经学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次对数字钟的设计与制作，让我们了解了电路的设计程序，也对数字钟的原理与设计理念有了一定的了解。我们知道了如何设计出1HZ的信号，也对时分秒的设计有了一定的了解，并且知道在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。

同时，在此次的数字钟设计过程中，我们更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。此外，我们也深刻地体会到设计一个电路前先进行仿真的重要性，更深有体会，通过仿真可以对自己设计得电路进行逐级排查和调试，找出电路中问题的所在，及时纠正自己的错误。

回顾这次的课程设计，让我感慨颇多，从选题到定稿，从理论到实践，在这过程中我学到很多很多的东西，而且巩固了以前所学过的知识，学到了很多在书本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，在设计和调试中出现了许多问题，同时也发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。在以后的学习过程中，我会做到对所学的知识深入理解，加强巩固，做到理论和实际紧密结合。

总的来说，我们在这次课程设计中加强了理论知识的学习和提高了动手能力和思考能力以及分析问题，解决问题的能力。同时也提高了自己的团队协作能力，为以后的学习工作打下一定的基础。

六、  附录

74LS160   555定时器

显示译码器               

与非门   非门                       

                             

七、 参考文献

[1]彭介华.电子技术课程设计指导.北京：高等教育出版社

[2]孙梅生，李美莺，徐振英. 电子技术基础课程设计. 北京：高等教育出版社

[3]梁宗善. 电子技术基础课程设计. 武汉：华中理工大学出版社

[4]张玉璞，李庆常. 电子技术课程设计. 北京：北京理工大学出版社

[5]闫石主编  数字电子技术基础（第四版）