焊接电路板心得
上周六开始焊接设计好久的电路板，到今天基本已经完成了主要的焊接，剩下的就是为了以后测试用的扩展接口和几个光电耦合管。初步总结一下这几天的心得。
1.要区分开电源地和信号地，电源地主要是针对电源回路而言的，而信号地主要是指两块芯片或者模块之间的通信信号的回流所流过的路径，电源地可以理解为通过发电厂与大地相连接而信号地仅仅是电路板上所有接地信号的公共端。两者之间应该接在一起。但是由于电源地存在很多的高频污染，所以经常通过电感，电容，磁珠或者0欧姆电阻将二者相连。磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。对于频率不确定或无法预知的情况，磁珠不合。 电容隔直通交，造成浮地。
电感体积大，杂散参数多，不稳定。
0欧电阻相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。电阻在所有频带上都有衰减作用(0欧电阻也有阻抗)，这点比磁珠强。
设计电路的时候没有将电源模块一个100uF的滤波电容接地，变压后LM2576HV-5.0变压后的电压随着稳压电源的升降呈现奇怪的拟合关系，估计是电压两端存在压差，积累电荷，从而引起的。
2.主流的直流电变换芯片主要分为相控电源，线性电源，开关电源三类。其中线性电源输出的是线性直流电,电压较小，但由于是通过损耗电量来降压发热量比较大；开关电源是控制开关晶体管开通和关断的时间比率，维持稳定输出电压的一种电源，重量小，输出电流大。相控电原用在要求不高，电流特大的场合。设计中2576为开关电源，as1117为低压的线性电源。
3.焊接cup时，首先要检查cpu的各个管脚，保证没有弯曲或者错位，不然按照师兄的话说，焊上去之后就比较难搞了^_^ 。然后将CUP各个管脚跟pcb板上的焊盘仔细的对其(一定要保证顺序，cup右上角O标记顺时针方向的第一个管脚为1)，然后用电烙铁轻轻烫一下管脚，由于CPU管脚和焊盘上均有少量的残锡，可以将CPU固定住，然后用电烙铁依次将管脚压平。接下来最关键的步骤：补锡。先在cup管脚的一端点少量焊锡，然后将一排管脚涂满松香，快速而缓慢(自己体会吧～)的划过管脚......
4.焊接电路要有分块化的思想，首先焊接电源模块，然后测试各个供电电压；然后焊接CPu模块、Rs232和TTL电平转换模块，通电后通过串口isp测试cup是否启动能否烧写程序。然后是无线通讯某块和IO串口某块，最后成功后焊接引出的管脚。
5. 晶振(Crystal)即为石英振荡器，是一种机电器件，是用电损耗很小的石英晶体经精密切割磨削并镀上电极焊上引线做成。这种晶体有一个很重要的特性，如果给他通电，他就会产生机械振荡，反之，如果给他机械力，他又会产生电，这种特性叫机电效应。他们有一个很重要的特点，其振荡频率与他们的形状，材料，切割方向等密切相关。由于石英晶体化学性能非常稳定，热膨胀系数非常小，其振荡频率也非常稳定，由于控制几何尺寸可以做到很精密，因此，其谐振频率也很准确。根据石英晶体的机电效应，我们可以把它等效为一个电磁振荡回路，即谐振回路。他们的机电效应是机-电-机-电....的不断转换，由电感和电容组成的谐振回路是电场-磁场的不断转换。在电路中的应用实际上是把它当作一个高Q值的电磁谐振回路。由于石英晶体的损耗非常小，即Q 值非常高，做振荡器用时，可以产生非常稳定的振荡，作滤波器用，可以获得非常稳定和陡削的带通或带阻曲线。
晶振主要有无源晶体和有源晶振两种。
锁相环是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。
6.PLL 锁相环的作用是将系统提供的实时时钟基频进行倍频。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL。它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域。
构成：锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成。 作用：自动完成两个电信号的相位的同步。
由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。
而一般情形下,这种锁相环的三个组成部分和相应的运作机理是：
1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度;
2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器, 内部的时钟输出信号的频率或者相位,使得锁相器完成上述的固定相差功能;
3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑,大多数情形下是一个低通滤波器,用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。
从上可以看出,大致有如下框图：
┌————┐ ┌—————┐ ┌———————┐
→┤ 鉴相器 ├—→—┤环路滤波器├—→—┤受控时钟发生器├→
└——┬—┘ └—————┘ └———————┘
可见,是一个负反馈环路结构,所以一般称为锁相环（PLL: Phase Locking Loop）