课程设计（论文）
课程名称： 数字电电子技术基础
题 目： 设计任意模值计数器
院 （系）： 信息与控制工程系
专业班级：电子信息科学与技术1202班
姓 名： ***
学 号： 201206030226
指导教师： ***
20##年 1月 9日
摘 要
计数器作为一种工具出现在我们生活中的各种场合。这次课程设计中我们利用两块74LS160与一些门电路异步级联构成一个模100 的计数器，再用清零法实现60进制的计数器 通过对60进制计数器的设计使我将以前所学的理论知识运用到实际中去，使用Multisim11.0软件进行仿真，使我找到了很多以前没有完全理解的知识，通过多次查找资料，了解了大量的关于计数器的知识。通过导教师指导下完成60进制计数器设计任务，编写符合要求的设计说明书，并正确绘制相关图表。在课程设计中，应综合运用多种学科的理论知识与技能，分析并解决课程设计上的问题。通过这次课程设计了解到了74LS160芯片功能以及其连接方式。用其做出的计数器满足我们初始要求的条件。
关键词：计数器，74LS160，仿真
目 录
1设计任务………………………………………第1页
3电路设计………………………………………第4页
4整体电路图仿真测试及性能检测……………第4页
5收获与心得……………………………………第6页
6参考书目………………………………………第8页
设计任意模值的计数器
1. 设计任务
用74LS160实现六十进制计数器，并用逻辑分析仪观测输出、进位输出和时钟脉冲。
设计目的
熟悉同步计数器的工作原理
掌握同步计数器的应用
2.设计方案
2.1 设计论证
2.1.1 计数器
计数器不仅能用于对时钟脉冲的技术，还可以用于分额、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。
计数器种类非常繁多。按计数器中的触发器是否同时翻转分类，可以讲计数器分为同步式和异步式两种。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不是同时发生的。
按计数过程中计数器的数字增减分类，又可以将计数器分为加法计数器、减法计数器和可逆计数器。随着计数器脉冲的不断输入而作递增计数的称为加法计数器，作为递减计数的称为减法计数器，可增可减的成为可逆计数器。
按计数器的编码方式分类，还可以分成二进制计数器、二-十进制计数器、格雷码计数器等
2.1.2 异步时序电路
电路特点是所有触发器的CP端不使用同一时钟脉冲信号源，即各触发器状态是异步完成的由于各触发器没有使用相同的时钟信号，因此，每次电路状态发生转换时并不是所有触发器状态都发生变化，只有那些有时钟信号到达的触发器才会发生状态变化，因此，在分析脉冲异步时序电路时，需要找出每次电路状态转化是那些触发器有时钟信号，那些触发器没用时钟信号
2.1.3 74LS160
74LS160是一个具有异步清零、同步置数、可以保持状态不变的四位十进制上升沿计数器。
这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，使得当计数使输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输出上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。
2.2 设计思路
1）每隔1s，计数器增1；能以数字形式显示时间。
2）当定时器递增到59时，定时器会自动返回到0显示，然后继续计时。
3）本设计主要设备是两个74LS160异步十进制计数器，并且由300HZ，5V电源供给。
2.3 设计方案
本电路采用两块74LS160通过异步级联构成模100计数器， 然后用清0法实现60进制计数器 。74LS160是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器。
使用300HZ,5V电源作为计数器的输入信号。根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。此电路可以作为简易数字时钟的分钟显示。
在60进制的10位部分我们用一个74LS160做6进制计数器因为六进制计数器的有效状态有六个，而十进制计数器的有效状态有十个所以用十进制计数器构成六进制计数器时，我们只需保留十进制计数器的六个状态即可。74LS160的十个有效状态是BCD编码的，即0000、0001、0010、0011、0100、0101、0110、0111、1000、1001因为74LS160从1001变化到0000时，将在进位输出端产生一个进位脉冲，所以我们保留了0000和1001这两个状态后，我们就可以利用74LS160的进位输出端作为六进制计数器的进位输出端了。于是，六进制计数器的状态循环可以是0000、0001、0010、0011、0100和1001，也可以是0000、0101、0110、0111、1000和1001。我们不妨采用0000、0001、0010、0011、0100和1001这六个状态用一个混合逻辑与非门构成一个译码器74LS160的状态为0100时，与非门输出低平，这个低电平使74LS160工作在预置数状态，当下一个时钟脉冲到来时，由于等于1001，74LS160就会预置成1001，从而我们实现了状态跳跃。
3. 电路设计
用两块74LS160 、与非门、5V 300HZ 电源 、指示器连接构成电路图如图1
图1设计60进制电路图
4. 整体电路图的仿真测试及性能检测
1仿真电路元件放置
1）进入Multisim11.0界面（图2）
图2 Multisim11.0界面
2）右键点击空白处，选择放置零件，进入元件放置界面，选择合适的零件放置
3）依次放置元件 得到下面电路（图3）
图3 电路图仿真
4)确认没有错误，后点击仿真按钮 ，实现对电路的仿真
5)观察结果与理论分析的预测结果是否一致
图4 仿真结果最大值
图4 仿真结果最小值
2性能指标测量及记录
图5 逻辑分析仪结果图
5.收获与心得体会
这两个星期的课程设计，在设计中我们运用课程所学知识，查阅资料 找寻论证在老师的帮助下完成了这次课程设计 本设计具有直观的图形界面。整个操作界面就像一个电子实验工作台，绘制电路所需的元器件和仿真所需的测试仪器均可直接拖放到屏幕上，轻点鼠标可用导线将它们连接起来，软件仪器的控制面板和操作方式都与实物相似，测量数据、波形和特性曲线如同在真实仪器上看到的。它们利用仿真产生的数据执行分析，分析范围很广，并可以将一个分析作为另一个分析的一部分的自动执行。兼容性好的信息转换，提供了转换原理图和仿真数据到其他程序的方法，本设计原理简单，结构清晰，较为容易仿真成功。
从本次课程设计中使我获益匪浅，首先使我们对数电这门课程有了更深的体会，通过这次课程设计使我了解到我们学的只是最简单的数字电路。通过对60进制计数器的设计使我们将以前所学的理论知识运用到实际中去，使用Multisim11.0软件进行仿真，使我们找到了很多以前没有完全理解的知识，通过再次查找资料，我们又学会了很多。在实际的操作过程中，能把理论中所学的知识灵活地运用起来，并在调试中会遇到各种各样的问题，电路的调试提高了我们解决问题的能力，学会了在设计中独立解决问题，也包括怎样去查找问题。
通过这次课程设计我学习到对问题的处理 解决问题的方式 提高了我们对电路的认识，使我们在以后的设计中有一种严谨的态度，遇到问题时不慌不乱，查阅资料解决问题。 认识到电路的深奥
6 参考书目：
1.杨颂华，冯毛官等.数字电子技术基础[M].西安电子科技大学出版社，2009.
2. 尹勇，李林凌. Multisim电路仿真入门与进阶[M]. 北京：清华大学出版社，2005.
3.黄智伟，李传琪等.基于Multisim 2001的电子电路计算机仿真设计与分析 [M]. 北京：电子工业出版社，2004.
4.王泽保，赵博.数字电路典型实验范例剖析[M].北京：人民邮电出版社，2004.
5.阎石，数字电子技术基础，高等教育出版社，2004.
第二篇：数电课设要求
一、设计任务与要求
1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号和选手的编号相对应。
2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示选手编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。
4．抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。当节目主持人启动“开始”键后，要求定时器立即进行减计时，并用显示器进行显示，同时扬声器发出短暂的声响，声响持续时间为0.5秒左右。
5．参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
6．如果定时抢答的时刻已到，却没有选手抢答，本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选手超时后抢答，定时显示器上显示00。
设计任务
设计方案
选用的芯片与器件
实验原理（原理框图）
单元电路功能
实验结果
改进意见
参考文献
设计体会