篇一 :集成门电路功能测试实验报告

集成门电路功能测试实验报告

一、    实验预习

1. 逻辑值与电压值的关系。

2. 常用逻辑门电路逻辑功能及其测试方法。

3. 硬件电路基础实验箱的结构、基本功能和使用方法。

二、    实验目的

测试集成门电路的功能

三、    实验器件

集成电路板、万用表

四、    实验原理

TTL与非门74LS00的逻辑符号及逻辑电路:

     

双列直插式集成与非门电路CT74LS00:

数字电路的测试:

常对组合数字电路进行静态和动态测试,静态测试是在输入端加固定的电平信号,测试输出壮态,验证输入输出的逻辑关系。动态测试是在输入端加周期性信号,测试输入输出波形,测量电路的频率响应。常对时序电路进行单拍和连续工作测试,验证其状态的转换是正确。本实验验证集成门电路输入输出的逻辑关系,实验在由硬件电路基础实验箱和相关的测试仪器组成的物理平台上进行。

硬件电路基础实验箱广泛地应用于以集成电路为主要器件的数字电路实验中,它的主要组成部分有:

(1) 直流电源:提供固定直流电源(+5V,-5V)和可调电源(+3~15V,-3~15V)。

(2) 信号源:单脉冲源(正负两种脉冲);连续脉冲。

(3) 逻辑电平输出电路:通过改变逻辑电平开关状态输出两个电平信号:高电平“1”和低电平“0”。

(4) 逻辑电平显示电路:电平显示电路由发光二极管及其驱动电路组成,用来指示测试点的逻辑电平。

(5) 数码显示电路:动态数码显示电路和静态数码显示电路,静态数码显示电路由七段LED数码管及其译码器组成。

(6) 元件库:元件库装有电位器、电阻、电容、二极管、按键开关等器件。

(7) 插座区与管座区:可插入集成电路,分立元件。

…… …… 余下全文

篇二 :集成电路设计实验报告

篇三 :集成运算放大电路实验报告

韶关学院

 

-电子技术基础实验与课程设计实验报告

实验项目名称:运算放大器基本放大电路

院系(学号):物理与机电工程学院  专业:

姓名:                     学号:


电子技术基础实验与课程设计

------运算放大器基本放大电路

实验目的

 1.通过实验,进一步理解集成运算放大器线性应用电路的特点。

2.掌握集成运算放大器基本线性应用电路的设计方法。

3.了解限幅放大器的转移特性以及转移特性曲线的绘制方法。

集成运算放大器放大电路概述

  集成电路是一种将“管”和“路”紧密结合的器件,它以半导体单晶硅为芯片,采用专门的制造工艺,把晶体管、场效应管、二极管、电阻和电容等元件及它们之间的连线所组成的完整电路制作在一起,使之具有特定的功能。集成放大电路最初多用于各种模拟信号的运算(如比例、求和、求差、积分、微分……)上,故被称为运算放大电路,简称集成运放。集成运放广泛用于模拟信号的处理和产生电路之中,因其高性价能地价位,在大多数情况下,已经取代了分立元件放大电路。

1.1反相比例放大电路

 


输入输出关系:            

输入电阻: Ri=R1

输出电阻: Ro=0

1.1.1设计要求

 

1.1.2选择器件与多数计算

通过查找资料选用TL082集成运放

设计放大12倍。

反相比例放大电路仿真电路图

输入与输出电压

…… …… 余下全文

篇四 :集成电路综合实验报告

集成电路设计综合实验

实验报告

    院:     电气与控制工程学院     

    级:                

    名:                  

    号:        1       

               完成日期                   


                  目录

.实验要求..............................................2

…… …… 余下全文

篇五 :西工大数字集成电路实验报告 数集实验2(1)

实验二、 反相器(上)

一、 分析电路,解答下面的问题

1.     这个电路是不是反相器,为什么?该门属于有比逻辑,还是无比逻辑,为什么?

是。因为当Vin=1时,下拉网络导通,Vout=0;当Vin=0时,M1截止,Vout经RL充电至1,所以是反相器。

有比逻辑。因为上拉网络始终导通,所以当下拉网络导通时存在竞争,所以是有比逻辑。

2.     计算出这个电路的VOH  VOL及VIH  VIL。(计算可先排除速度饱和的可能)

Vin=0时,VOH=2.5V

Vin=2.5时,假设NMOS 工作在临界饱和区:

,器件实际工作在线性区

  

解得:

0.04633V

vol voh2.PNG

由图得:VOH=2.5V, VOL=0.0356V.

时,NMOS 工作在饱和区

反相器阈值电压0.7932

此时

vil vih.PNG

由图得:VIH=0.881V, VIL=0.0378V.

SP文件:

.TITLE 1.2UM CMOS INVERTER

.options probe

.options tnom=25

.options ingold=2 limpts=30000 method=gear

.options lvltim=2 imax=20 gmindc=1.0e-12

.protect

.lib'C:\synopsys\cmos25_level49.lib' TT

.unprotect

.global vdd

Mn out in 0 0 NMOS W=1.5u  L=0.5u  *(工艺中要求尺寸最大0.5u)

RL OUT            VDD     75k     

…… …… 余下全文

篇六 :数字集成电路课程实验报告

数字集成电路设计课程实验报告

姓名:  

班级:  

学号:  

指导老师:

实验时间:   

实验地点


实验一:设计一个反相器

一、实验目的

1、学习及掌握cadence图形输入及仿真方法;

2、掌握基本反相器的原理与设计方法;

3、掌握反相器电压传输特性曲线VTC的测试方法;

4、分析电压传输特性曲线,确定五个关键电压

二、实验内容

    本次实验主要是利用cadence软件来设计一基本反相器(inverter),并利用仿真工具Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC, Voltage transfer characteristic curves),并分析其五个关键电压:输出高电平、输出低电平、输入高电平、输入低电平、阈值电压

    1、在cadence环境中绘制的反相器原理图如图一所示。值得注意的是应将NMOS的衬底接地(GND),而相应的应将PMOS的衬底接电源(VDD),这样不仅能消除体效应,而且还能够减弱闩锁效应(在NMOS实现中并不存在)。













    2、在Analog Environment中,对反相器进行瞬态分析(tran),仿真时间设置为4ns。其输入输出波形如图二所示。


三、实验环境

      软件:Cadence
       硬件:计算机

四、实验结果

由图可以看出:输出高电平、输出低电平、输入高电平、输入低电平、阈值电压。所以,噪声容限为:

…… …… 余下全文

篇七 :集成实验Hspice实验报告

武汉大学电工电子实验教学示范中心

集成电路设计实验实验报告

   电子信息学院  学院  电子信息工程   专业  2014  年  6  月  5  日

…… …… 余下全文

篇八 :集成电路设计实验报告

集成电路设计实验报告

              学院:电控学院

                                       班级:微电0901

                                     姓名:

                                        学号:0906090123

…… …… 余下全文