中国地质大学(武汉)机械与电子信息学院
EDA试验报告
学生姓名:张云江
班 号:075123
学 号:20121001075
指导老师: 王巍
2014 年7月
实验一、3/8译码器的实现
一. 实验目的
1. 学习QuartusⅡ 的基本操作;
2. 熟悉教学实验箱的使用
3. 设计一个3/8 译码器和一个半加器;
4. 初步掌握VHDL语言和原理图的设计输入,编译,仿真和调试过程;
二、实验步骤
学习Quartus2软件的用法:
1、在WINDOWS界面双击Quartus2图标进入Quartus2环境;
2、单击file菜单下的New Project Wizard:Introduction 按照向导里面的介绍新建一个工程并把它保存到自己的路径下面。
3、单击file菜单下的New,选择VHDL File,后单击OK,就能创建一个后缀为.vhd(*.bdf)的文件。
4、输入完成后检查并保存,编译。
5、改错并重新编译;
6、建立仿真波形文件并进行仿真。
7、选择器件及分配引脚,重新编译;根据引脚分配在试验箱上进行连线,使用LED进行显示;
8、程序下载,观察实验结果并记录。
三、源程序
1、3/8译码器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY decode_3to8 IS
PORT(a,b,c:IN STD_LOGIC;
y:out STD_LOGIC_VECTOR(7 DOWNTO 0));
…… …… 余下全文