实验4 计数器及其应用

　　一、实验目的

　　1、学习用集成触发器构成计数器的方法

　　2、掌握中规模集成计数器的使用及功能测试方法

　　二、实验原理

计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。

计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。

　　1、中规模十进制计数器

CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。

图5－9－1 CC40192引脚排列及逻辑符号

图中 —置数端 CPU—加计数端 CPD —减计数端

—非同步进位输出端 —非同步借位输出端

D0、D1、D2、D3 —计数器输入端

Q0、Q1、Q2、Q3 —数据输出端 CR—清除端

　CC40192的功能如表5－9－1，说明如下：

　 表5－9－1

当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。

　 当CR为低电平，置数端也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。

当CR为低电平，为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。

…… …… 余下全文

实验四：计数器的设计

实 验 室：          实验台号：          日  期：         

     专业班级：          姓   名：           学  号：         

一、实验目的

1. 通过实验了解二进制加法计数器的工作原理。

2. 掌握任意进制计数器的设计方法。

二、实验内容

（一）用D触发器设计4位异步二进制加法计数器

由D触发器组成计数器。触发器具有0和1两种状态，因此用一个触发器就可以表示1位二进制数。如果把n个触发器串起来，就可以表示N位二进制数。（用两个74LS74设计实现）

（二）利用74LS161设计实现任意进制的计数器

设计要求：学生以实验台号的个位数作为所设计的任意进制计数器。

先熟悉用1位74LS161设计十进制计数器的方法。

①      利用置位端实现十进制计数器。

②      利用复位端实现十进制计数器。

提示：设计任意计数器可利用芯片74LS161和与非门设计，74LS00为2输入与非门， 74LS30为8输入与非门。

…… …… 余下全文

 

设计一个动态显示十进制计数器

一,前言

   本实验将用到七段数码显示译码器.译码器是用来驱动各种显示器件,从而将用二进制代码表示的数字,文字,符号翻译成人们习惯的形式直观地显示出来的电路.这种显示器可用多种发光器件构成.

二,任务书

   大家一起讨论,把程序编写出来.我负责建立文件,分配管脚,下载程序,检查错误;罗文驰负责写程序,检查错误;翟国豪负责原理图仿真调试,检查错误;林国强负责硬件的连接,整个设计的解说.

三,设计要求

在七段数码管上自动显示1--9.不用按键控制.

四,设计目的

1,了解数码管的工作原理.

2,学习七段数码管显示译码器的设计.

3,学习Verilog的CASE语句及多层次设计方法.

五,设计方案

本实验要求在时钟信号的作用下,通过输入的键值在数码管上显示相应的键值.在试验中,数字时钟选择1KHZ作为扫描时钟,用四个开关作为输入,当四个开关置为一个二进制数时,在数码管上显示其十六进制的值.实验板中的拨动开关与FPGA的接口连接.

六,设计原理

七,硬件要求

主芯片EPM240T100C5,七段数码管.

八,设计步骤

1,打开QUARTUSII软件,新建一个工程.

2,建完工程后,再建一个VHDL FILE,打开VHDL编辑器对话框.

3,按照实验原理和自己的想法,在VHDL编辑窗口编写Verilog程序.

4,编写完Verilog程序后,保存起来.注意顶体名跟程序实体名要一致.

5,对自己编写的Verilog程序进行编译并仿真,对程序的错误进行修改.

6,编译仿真无误后,进行管脚分配.分配完成后,再进行全编译一次,以  使管脚分配生效.

7,用下载电缆通过JTAG口将对应的xun文件加载到FPGA中.观察实验结果是否与自己的编程思想一致.

…… …… 余下全文

光电计数器实验报告

学生姓名　李志　　　　　　　　　

学号   081244115                    

专业名称　光信息科学与技术　　　　　　　　　

指导教师　易煦农　　　　　　　　

时间日期  　20##-10-19　　　

摘  要

     21世纪是信息时代，是获取信息，处理信息，运用信息的时代。传感与检测技术的重要性在于它是获得信息并对信息进行必要处理的基础技术，是获取信

息和处理加工信息的手段，无法获取信息则无法运用信息。
　　光电式传感器是将光信号转化为电信号的一种传感器。它的理论基础是光电效应。这类效应大致可分为三类。第一类是外光电效应，即在光照射下，能使电子逸出物体表面。利用这种效应所做成的器件有真空光电管、光电倍增管等。第二类是内光电效应，即在光线照射下，能使物质的电阻率改变。这类器件包括各类半导体光敏电阻。第三类是光生伏特效应，即在光线作用下，物体内产生电动势的现象，此电动势称为光生电动势。这类器件包括光电池、光电晶体管等。光电效应都是利用光电元件受光照后，电特性发生变化。敏感的光波长是在可见光附近，包括红外波长和紫外波长。数字式电子计数器有直观和计数精确的优点，目前已在各种行业中普遍使用。数字式电子计数器有多种计数触发方式，它是由实际使用条件和环境决定的。有采用机械方式的接触式触发的，有采用电子传感器的非接触式触发的，光电式传感器是其中之一，它是一种非接触式电子传感器。采用光电传感器制作的光电式电子计数器。这种计数器在工厂的生产流水线上作产品统计，有着其他计数器不可取代的优点。

…… …… 余下全文

皖西学院

课程设计报告书

               前言

   计数器对某物件进行自动计数，在实际生产生活中具有广泛的应用，对通过的物体进行计数，实现统计数据的搜集，如在生产流水线包装数量控制等领域的应用，能节省劳动力有能高效地完成任务。光电计数器采用光电传感器构成的广电门实现对通过光电门的物体进行计数，是一种非接触式计数，在部分场合有着其无比的优越性，从而使其广泛应用于工业生产、实时监测、自动化控制等领域。

本作品为实现光电计数器的功能，采用模数结合的电路，以红外对射光电传感器为传感器件。电路主要分为信号采集电路、两位十进制计数电路、数码显示电路三个模块，分别实现对通过光电门的物体感应，计数，显示。计数范围为一百，可以预设计数数目，当计数达到设定后，闪灯报警两秒。

在光电计数部分我们考虑到脉冲信号的稳定度、方便检测是否能够产生脉冲信号，因此在电压比较器和NE555之间我们选择了NE555，又要利用遮断式红外控制原理对通过的物件计数，为了感应良好，我们使红外发光管与光电接收管相对安放。本计数器可实现0～99的计数显示。

每当物件通过一次，红外光被遮挡一次，光电接收管的输出电压发生一次变化，这个变化的电压信号通过放大和处理后，形成计数脉冲，去触发一个十进制计数器，便可实现对物件的计数统计。

作品电路主要采用常用分立元件和小规模集成电路，结构简单可靠，能够提供准确的统计值，成本低廉，实用性强，二次开发性高

目录

前言................................................................... 2

第一章 设计内容及要求.................................................. 4

…… …… 余下全文

实验五   计数器设计

一、实验目的：                                 

    1）复习计数器的结构组成及工作原理。

    2）掌握图形法设计计数器的方法。

    3）掌握Verilog HDL语言设计计数器的方法。

4）进一步熟悉设计流程、熟悉数字系统实验开发箱的使用。

二、实验器材：

    数字系统设计试验箱、导线、计算机、USB接口线

三、实验内容：

    1）用图形法设计一个十进制计数器，仿真设计结果。下载，进行在线测试。

2）用Verilog HDL语言设计一个十进制的计数器（要求加法计数；时钟上        升沿触发；异步清零，低电平有效；同步置数，高电平有效），仿真设计     结果。下载，进行在线测试。

四、实验截图

    1）原理图：

   2）仿真波形：

 3）文本程序：

5）波形仿真：

五、实验结果分析、体会：

     这次实验，，由于试验箱有抖动，故在原理图上加了去抖电路，但是在波形仿真的时候无需考虑抖动，所以我在波形仿真的时候将去抖电路消除了，方便观察

…… …… 余下全文

EDA实验报告书

…… …… 余下全文