吉林建筑大学

电气与电子信息工程学院

数字电子技术课程设计报告

设计题目：    数字钟的电路设计    

专业班级：      电气112班        

学生姓名：                         

学    号：                         

指导教师：                         

设计时间： 2013.06.17－2013.06.28    

 

数字钟的电路设计报告

一、设计任务及要求

   通过对《数字电子技术》课程的学习，让同学掌握《数字电子技术》课程的基本理论以及方法，加深学生对理论知识的理解，同时积极有效的提高了学生的动手能力，独立思考和解决问题的能力，创新思维能力、协调能力，以及团结合作、互帮互助的优良传统。为了充分体现这些精神和能力，所以让同学独立自主的制造一个数字时钟，故，对同学设计的数字时钟进行如下要求：

时钟显示功能，能够以十进制显示“时”，“分”，“秒”。

二、设计的作用、目的

（1）．在同学掌握《数字电子技术》课程的基本理论以及方法的基础上，加深学生对理论知识的理解，同时积极有效的提高了学生的动手能力，独立思考和解决问题的能力，创新思维能力、协调能力，以及团结合作、互帮互助的优良传统。     

（2）．掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力。

（3）. 熟悉集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理，熟悉数字钟的设计与制作。

（4）. 通过对数字时钟原理的学习，增强同学们的理论知识以及思维能力。此次实验设计不单是理论的实现，相反的，更多的在于操作能力的锻炼。通过对数字时钟的实践操作，让同学们从中收获甚多。

（5）. 掌握数字钟的设计、调试方法。

三、设计过程

1.     方案设计与论证

    数字钟的逻辑结构主要包括有六十进制计数器、二十四进制计数器（其中包括六十进制计数器和二十四进制计数器均由十进制计数器74LS160接成）、动态显示译码器、LED数码管显示环节、555定时器（可以提供一个比较精确的1Hz的时钟脉冲），时间设置环节可以提供时间的初始设置，动态显示译码器提供将BCD代码(即8421码)译成数码显示管所需要的驱动信号，使LED数码管用十进制数字显示出BCD代码所表示的数值。

  

数字钟电路系统的组成框图：

                 图1：数字电子时钟系统框图

2.     单元电路设计、参数计算和元器件的选择

(1)．555定时器的设计

555定时器是一种多用途的数字 — 模拟混合集成电路，利用它能极方便地构成施密斯触发器、单稳态触发器和多谐振荡器。由于使用灵活、方便，所以555定时器在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了应用。

本设计方案使用555多谐振荡器来产生1HZ的信号。通过改变相应的电阻电容值可使频率微调，不必使用分频器来对高频信号进行分频使电路繁复。虽然此振荡器没有石英晶体稳定度和精确性高，由于设计方便，操作简单，成为了设计时的首选，但是由于与实验中使用的555芯片产生的脉冲相比较，利用晶振产生的脉冲信号更加的稳定，通过电压表的测量能很好的观察到这一点，同时在显示上能够更加接进预定的值，受外界环境的干扰较少，一定程度上优于使用555芯片产生信号方式。最终我们选择了555定时器作为秒脉冲发生器。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器Ｃ1、Ｃ2的工作状况决定。若复位端 ＲＤ加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出Ｑ为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。                

555是数字钟脉冲产生的核心部分。为了保证脉冲的准确性与稳定性，R1和R2采用可调电阻，经过不断的调试，R1的阻值大约在15K左右，R2的电阻大约在68K左右，电容C大小为10uF，经过多次调试后可以得到频率为1Hz的秒脉冲，并将其作为整个多功能数字钟的脉冲源，作为计数器计数等功能之用

R1=R2

T=（R1+2R2）Cln2=1

R1=1／（3Cln2）∏=48k∏

图2：555定时器图

(2)．计数器的设计

计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。

首先是由555定时器给秒个位计数器一个1Hz的脉冲，秒信号经秒计数器.分计数器.时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路，以便实现用数字显示时.分.秒的要求。“秒”和“分计数器应为六十进制，二“时”计数器应为二十四进制。采用十进制计数器74LS160来实现时间计数单元的计数功能。数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。

1）    . 六十进制加法计数器。采用74LS160组成六十进制加法计数器，可利用74LS160异步清零端通过反馈归零来实现。

六十进制加法计数器

2）    .二十四进制加法计数器。由两个74LS160和74LS00四2输入与非门组成二十四进制“时”计数器。

                        二十四进制加法计数器

(3)．校时电路的设计

校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。

四-2输入与非门74LS00

集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00与非门的主要参数为：

输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。

输出低电平：指与非门的所有输入端均接高电平时的输出电平值。

开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。

关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。

电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。

低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。

高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。

低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。

高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。

扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。

 (4)．译码和显示电路的设计

    译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS248，74LS248输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。

  本设计译码和显示电路由74LS248和七段数码管组成。六个74LS248和六个七段数码管组成。七段数码管，随着秒计数脉冲不断的输入和计时的变化，连续的进行时、分、秒计时显示。

                 

                         

                     显示电路

     

四、心得体会及建议

通过此次的数字时钟课程设计，无疑的一点：我学到了很多。早在大一的时候我就在问自己我学电路分析究竟拿来干什么，学数字电子技术基础拿来干什么，都埋头苦干在书本上，一点兴趣都没有，一点趣味都没有，以至于花了时间在课本上，却没让自己得到更多的收获。

可这次不一样了，我对专业的兴趣来了，我对专业的热情燃烧了，此次的数字时钟课程设计就是我对专业热情燃烧的导火线。通过此次的数字时钟课程设计，不仅让我对专业重新了解，也让我在其中学到了很多，从理论学习到实践学习，其理论、实践的完美结合更让我知道了电子信息工程的本质。通过本次课程设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.

我认为，在这学期的实验中，不仅培养了独立思考、动手操作的能力，在各种其它能力上也都有了提高。更重要的是，在实验课上，我们学会了很多学习的方法。而这是日后最实用的，真的是受益匪浅。要面对社会的挑战，只有不断的学习、实践，再学习、再实践。这对于我们的将来也有很大的帮助。以后，不管有多苦，我想我们都能变苦为乐，找寻有趣的事情，发现其中珍贵的事情。就像中国提倡的艰苦奋斗一样，我们都可以在实验结束之后变的更加成熟，会面对需要面对的事情。

最后在实现多功能数字钟的各相功能，都达到了预期的结果，并且很美观。没有最好，只有更好。我相信通过这一次的课程设计之后，我以后会更加努力，用严谨的科学态度去面对一切。克服困难，战胜自我，超越自我。

五、附录

（一）元器件明细表

六、  参考文献

[1] 阎石  《数字电子技术基础第五版》北京:高等教育出版社.2006

[2] 张克农  《数字电子技术基础》北京:高等教育出版社.2003

[3] 赵淑范  《电子技术实验与课程设计》北京:清华大学出版社.2006

[4] 陈光明  《电子技术实验课程设计与综合实训》北京:北京航空航天大学出版   社.2007

[5] 李银华  《电子线路设计指导》北京:北京航空航天大学出版社.2005

[6] 黄智伟  《全国大学生电子设计竞赛制作实训》北京:北京航空航天大学出版社.2007.8

[7] 杨志忠  《数字电子技术基础》北京:高等教育出版社.2004

[8] 彭介华  《电子技术课程设计指导》北京:高等教育出版社.2004

[9] 路勇  《电子电路实验及仿真》北京:清华大学出版社.2004

第二篇：数字电子技术课程设计报告范本

 

江汉大学文理学院

数字电子技术课程设计报告

课程设计题目____  _定时抢答器___________

部 （系）                 

专    业                   

姓    名                   

学    号                    

指导教师                   

年    月    日

目录

一、设计目的. 1

二、设计要求. 1

三、总体方案. 1

四、具体实现. 2

五、实现过程中遇到的问题及措施. 7

六、设计心得体会. 7

七、对该设计的建议. 7

八、参考文献. 8

一、设计目的

掌握译码器、十进制加/减计数器的逻辑功能和工作原理，设计可预置时间的定时电路；分析与设计时序控制电路。画出定时抢答器的整机逻辑电路图，掌握智力抢答器的工作原理及其设计方法，并对各种元器件的功能和应用有所了解。并能对其在电路中的作用进行分析。另外还要掌握电路原理和分析电路设计流程，每个电路的设计都要有完整的设计流程。这样才能在分析电路是有良好的思路，便于查找出错的原因。

二、设计要求

1、抢答器同时供4名选手或4个代表队比赛，分别用4个按钮S1 ~ S4表示。

2、设置一个系统清除和抢答控制开关R，该开关由主持人控制。

3、抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出音乐提示。先抢答选手的编号一直保持到主持人将系统清除为止。

4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动"开始"键后，定时器进行减计时，在枪答时间内，选手枪答成功，这时计时器停止计时工作，显示器上显示参赛者的编号，保持到主持人按复位键为止。当规定时间到，仍无人枪答时，本次枪答无效，扬声器报警发出声音，并禁止枪答，计时器显示“00”。  

三、总体方案

正文（格式：中文字体：宋体；西文字体：Times New Roman；字号：小四；行距：固定值22磅；特殊格式：首行缩进2字符）

本设计可采用的方案有以下三种：

方案一：用CD4511 、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器构成抢答电路。本电路的控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现枪答功能。记数器利用两个CD40110和CD4011组合成30秒的加法记数器，此电路原理简单，制作方便，但显示不为倒计时，观看比较不直接。

方案二：采用CD40175 四D触发器，CD4511，CD4081四2输入与门各1个电阻开关，二级管若干，构成枪答器，本电路工作原理也利用开关与二级管结合做编码用。同时在按钮按下的时候也发出一个脉冲到CD40175的CP输入端，使其输出在CP脉冲下翻转，利用四D触发器的四个（Q反）经CD4081与门后控制CD40175的CP脉冲使其电路锁住封锁按键禁止抢答。倒计时电路采用CD4510与CD4511配合。

本电路有两部分组成，

方案三：由CD4043一个，电阻，二级管，开关若干组成。CD4043是一块内部由4个高电平有效的RS触发触发器组成。当4个输出端有其中一个被按下时，CD4023相应的输出端经三级管的编码输出到数码显示器使其显示当前按下的按钮组。从数码显示器的b笔段引出一个公共的信号给三级管的反向接到开关的控制端，禁止抢答。把CD4043的四个CR清零接在一起，接个电阻到地，并接一个开关到电源，按动此开关则输出清零。电路进入下一次抢答准备。

本课程设计电路采用方案三，电路如图1所示：

图1 定时抢答器基本框图

四、具体实现

本电路共包含一下几个模块：

1：抢答电路  

该电路的根本任务是准确的判断出第一抢答者的信号并将其锁存。实现这一功能可用触发器和锁存器等。在得到第一信号后应立即将电路的输入封锁，即使其他组再次发出抢答信号也无效。同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效。当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二级管直接指示出组别（这里我们采用LED数码管显示）。同时用第一抢答信号控制一个音乐芯片工作，使其推动扬声器发出声响，表示该题抢答有效。本电路用一个CD4043RS触发器和LED数码管显示器组成，可以将四位抢答者的按钮通过译码，驱动LED数码管显示器显示出他们最先抢答者的序号。而时序控制电路的功能是当参赛选手按动抢答器时，使音乐芯片工作扬声器发声，这时抢答电路和定时电路停止工作。

图2 抢答电路设计图

（2）倒计时电路

该电路的采用CD40110作为个位数计时，它是一个十进制加减法译码显示计数器。十位数采用CD40192可预置加减法BCD计数器，输出经七段LED译码器CD4511使数码显示器工作。在CD40192的可预置端用两个单刀双掷开关控制，实现时间10秒、20秒、30秒可调的功能。

图3 倒计时电路设计图

（3）1HZ脉冲产生电路

该电路的采用555定时电路。555定时电路是一种电路简单且多用途的单片中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而要波形的产生与变换、测量与控制、家用电器和电子玩具等等许多领域中都得到了广泛的应用。

图4 脉冲信号产生电路

四：声响电路

电路原理如下图所示，该电路分有两部分，一个是抢答成功提示为音乐提示音，另一个是时间接近及时间到提示它利用CD4011和555芯片组成的组合逻辑电路控制蜂鸣器发出声音。

图5 声响电路

五、硬件制作与调试

组装时分抢答与倒计时分两部份，经过接后调试，发现抢答单元在接下按钮时没有显示，经仔细检查及调试以及查阅芯片资料后发现CD4043的输出驱动能力低，只有几毫安，只能增加电压放大电路，为不更改太多电路，我们采用两极三级管放大（因为一级放大为反相，LED数码管不支持）电路经修改后，实现抢答功能。

计时电路方面发现倒计时，电路不能停止，经测量发现CD40192的错位输出端的脉冲为一个很窄脉冲，因此不能封锁CP脉冲于是增加一个芯片及数个二级管经过计时到判断。经改动过后，总体电路为：

图5 抢答电路设计总图

五、实现过程中遇到的问题及措施

在检测面包板状况的过程中,出现本该相通的地方却未通的状况,后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至. 在此次电路设计时发现了设计的问题，如扇出数，这是这次设计不能顺利完成的原因，另外还要了解到CD4000系列到芯片不能与7400系列芯片配合使用，因为其输入输出的电平不匹配，会导致电路的工作不稳定！

六、设计心得体会

通过此次课程设计，总体来说，收获颇丰，无论是在培养自己的实验动手能力还是培养自己的性情方面。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。在连接六进制，十进制，六十进制的进位及十二进制的接法中，要求熟悉逻辑电路及其芯片各引脚的功能，那么在电路出错时便能准确地找出错误所在并及时纠正了。在设计电路中,往往是先仿真后连接实物图，但有时候仿真和电路连接并不是完全一致的,例如仿真的连接示意图中，往往没有接高电平的16脚或14脚以及接低电平的7脚或8脚，因此在实际的电路连接中往往容易遗漏。又例如74HC90芯片，其本身就是一个十进制计数器，在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的。在设计电路的连接图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的。在焊接过程中，组员间陪的非常好，进度相当快，虽然在其中几个焊接困难的地方，但是还是被我们解决了，这就是团队的力量。在开始的设计和最后的调试过程是漫长的，我们要在计算机前收集资料，又要在实验室验证，这个过程非常辛苦，但是也非常快乐。

七、对该设计的建议

此次的数字钟设计重在于仿真和接线，虽然能把电路图接出来，并能正常显示，但对于电路本身的原理并不是十分熟悉。总的来说，通过这次的设计实验更进一步地增强了实验的动手能力。

八、参考文献

[1]康华光.电子技术基础-数字部分（第五版）.高等教育出版社,2006

[2]数字电子技术《实验指导书》

[3]顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999

[4]宋春荣.通用集成电路速查手册.山东科学技术出版社,1995

[5]吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,2001

[6]谢自美.电子线路设计、实验、测试.华中理工大学出版社,2000