实验一 门电路逻辑功能及测试

一、实验目的

1、熟悉门电路逻辑功能。

2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件

74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六反相器 1片 三、预习要求

1、复习门电路工作原理相应逻辑表达示。

2、熟悉所有集成电路的引线位置及各引线用途。 3、了解双踪示波器使用方法。 四、实验内容

实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源，接好线后在通电实验。

1、测试门电路逻辑功能。

（1）选用双输入与非门74LS20一只，插入面包板，按图 连接电路，输入端接S1~S4(电平开关输入插口)，输 出端接电平显示发光二极管（D1~D8任意一个）。

（2）将电平开关按表1.1置位，分别测出电压及逻辑状态。（表1.1）

2、异或门逻辑功能测试

（1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A﹑B﹑Y接电平显示发光二极管。 （2）将电平开关按表1.2置位，将结果填入表中。 表 1.2

（1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。将输入输出逻辑关系分别填入表1.3﹑表1.4。

（2）写出上面两个电路的逻辑表达式。 表1.3 Y=A?B

表1.4 Y=A?B Z=AB 4、逻辑门传输延迟时间的测量

…… …… 余下全文

数字电路技术实验报告

学号：130704002+130704010       姓名： 曹兴运+丁玉祥     

组号：B8  日期：2014.10.12

一、   实验目的：

（1）掌握中规模集成译码器的逻辑功能和使用方法.

（2）掌握中规模集成编码器的逻辑功能和使用方法.

（3）熟悉掌握集成译码器74LS138的应用方法.

（4）掌握掌握集成译码器74LS148的应用方法

二、实验设备：

(1)数字电路实验箱.

(2)74LS138.

（3）74LS148。

三、   实验原理：

（1）译码器是一个多输入多输出的组合电路，它的作用是将输的具有特定含义的二进制代码翻译成输出信号的不同组合，实现电路的逻辑控制功能.译码器在数字领域中应用广泛，可用于代码转换,终端数字显示；数据的分配，存储器寻址的组合控制信号等等.译码器可以分为通用译码器和显示译码器两种变量译码器又称二进制译码器，表示n个变量可以产生2（n）个输入函数常用的有74LS755，74LS138,74LS154

下面以74LS138译码器为例：

逻辑图

引脚排列

真值表

（2）74LS148工作原理：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。         当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。

…… …… 余下全文

暨南大学本科实验报告专用纸

课程名称 数字逻辑电路实验 成绩评定 实验项目名称 三态门特性研究和典型应用 指导教师 实验项目编号 0806003803实验项目类型 验证型 实验地点 B406 学生姓名 学号

学院 电气信息学院 系 专业 电子信息科学与技术 实验时间 2013 年5 月27日 上午～ 月 日 午 温度 ℃湿度

三态门特性研究和典型应用

一、实验目的

1.学习应用实验的方法分析组合逻辑电路功能。

2.熟悉三态门逻辑特性和使用方法。

3.掌握三态门的典型应用， 熟悉三态门输出控制和构成总线的应用。

4.学习数字系统综合实验平台可编辑数字波形发生器使用方法。

二、实验器件、仪器和设备

1. 4双输入与非门74LS00 1片

2. 4三态输出缓冲器74LS125 1片

3. 4异或门74LS86 1片

4. 数字万用表UT56 1台

5. TDS－4数字系统综合实验平台 1台

6. PC机（数字信号显示仪） 1台

7. GOS－6051示波器 1台

芯片引脚图

三、实验步骤和测试分析

1、三态门逻辑特性测试（用表格记录测试数据）

①74LS125三态门的输出负载为74LS00一个与非门输入端。

74LS00同一个与非门的另一个输入端接低电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。

测试电路图及数据表格如下页所示。

②74LS125三态门的输出负载为74LS00一个与非门输入端。

74LS00同一个与非门的另一个输入端接高电平，测试74LS125三态门三态输出、高电平输出、低电平输出的电压值。同时测试74LS125三态输出时74LS00输出值。

…… …… 余下全文

暨南大学本科实验报告专用纸

课程名称 数字逻辑电路实验 成绩评定 实验项目名称 中规模集成电路功能测试及应用 指导教师 实验项目编号0806003804 实验项目类型 验证型实验地点 学生姓名 学号 学院 电气信息学院 系 专业 实验时间 2013 年6 月 3日上午～ 6 月3日上午温度 ℃湿度

中规模集成电路功能测试及应用

一、实验目的

1．熟悉数据选择器和译码器的逻辑功能。

2．实现数据选择器和译码器的扩展应用。

二、实验器件、设备和仪器

1．双4选1数据选择器74LS153 1片

2．双2:4线译码器74LS139 2片

3．6反相器74LS04 1片

4．双4输入与非门74LS20 1片

5. 数字信号显示仪

6．数字万用表UT56 1台

7. TDS－4数字系统综合实验平台

芯片引脚图

1

三、实验内容

1.验证译码器的逻辑功能

（1）静态测试方法测试验证74LS139 中一个2:4线译码器的逻辑功能。 验证步骤：

① G、B、A端信号的接实验台逻辑电平开关， 4个译码输出引脚Y0~Y3接逻辑电平指示灯。② G、B、A改变引脚、产生8种组合，观测指示灯的显示状态， 自拟表格记录测试结果。 ③对照74LS139 逻辑真值表，验证芯片74LS139

=0时，该译码器才能工作，即? 为使能端，且低电平有效。当? =1只有?

…… …… 余下全文

数字电路与数字逻辑大型实验报告

一、实验内容

（一）、QuartusII操作练习

   1．用原理图输入法设计一个3线-8线译码器

（二）、数字频率计设计

（三）、倒计时秒表设计

二、数字频率计的设计

1．工作原理

   脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式f=N/T,f为被测信号的频率，N为计数器所累计的脉冲个数，T为所产生N个脉冲所需要的时间，所以在1秒时间内计数器所记录的结果，就是被测信号的频率。

   数字频率计原理框图如图所示：

2．数字频率计顶层原理图

3．底层模块的仿真结果

CNT10：

Lock

 Decdoter

Consignal

4．频率计顶层原理图

顶层仿真结果：

5．项目处理

（1）器件选定

     QuartusII 软件、ALTER DE2实验板

（2）管脚锁定

（3）频率测量

三、倒计时秒表设计

1．设计方案

  a.确定倒计时秒表的功能：倒计时值随意设定，倒计时到零时通过蜂鸣器发出提示音，倒计时过程中可以随时停止和重置等

  b.模块划分：consignal模块：倒计时秒表的控制器；两个十进制减法器clllxh模快：组成100之内的倒计时；DECODER模快：将减法器的输出的8421BCD码转换成七段显示码。

  c.模块设计图：

…… …… 余下全文

数字电路课程设计

数字定时器:   

课程设计任务书：

1）集成数字定时器

2）技术指标

1、设计一个数字定时器，要求它具有数字钟的功能，又可以按预定时刻发出控制信号对被控对象实施开关控制

2、时钟功能：具有24小时计时方式，显示时、分、秒。计时范围要求自00点00分00秒到23点59分59秒

3、要求具有校时电路，可对小时、分、秒分别校准。

4、可以同时设置四个以上的预定时刻，时刻的预选以5分钟为单位。

5、被控对象在达到预选时刻后，电铃连续响10秒，而监听器在10秒内断续鸣叫5次，即想一秒停一秒。

集成数字定时器的组成和工作原理

数字定时器一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成，其基本逻辑功能框图如下所示：

数字电子钟的基本组成：

振荡器

振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。如果精度要求不是很高的话我们可以采用由集成逻辑门与RC组成的时钟源振荡器。一般而言，选用石英晶体振荡器所选用的晶振频率为32768Hz,再通过15级2分频集成电路得到1Hz的标准秒脉冲。

分频器

振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干级分频电路，分频器的级数和每级分频次数要根据时标信号的频率来决定。其功能主要有两个：一是产生标准秒脉冲信号，二是提供功能扩展电路所需的信号。

计数器

有了“秒”信号了就可以根据60秒为一分，60分为一小时，24小时为一天的进制，分别选定没“秒”、“分”、“时”的计数器。从这些计数器的输出可得到一分、一小时、一天的时间进位信号。在秒计数器钟因为是60进制通常用两个十进制计数器的集成片组成，其中秒个位是十进制的、十位是6进制的。可采用反馈归零法变“秒”十位为6进制，实现秒的60进制，同样，分计数器的与秒的一样，只是时计数器里需要变成24进制，也用反馈归零法实现。

…… …… 余下全文

北京邮电大学

数字电路与逻辑设计实验

实验报告

实验名称：QuartusII原理图输入    

          法设计与实现   

     学    院：

     班    级：    

     姓    名：

     学    号：

一、实验名称：QuartusII原理图输入法设计与实现

二、实验目的：

⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。

    ⑵掌握QuartusII图形模块单元的生成与调用；

    ⑶熟悉实验板的使用。

三、实验任务要求：

⑴掌握QuartusII的基础上，利用QuartusII用逻辑门设计实现一个半加器，生成新的半加器图像模块。

    ⑵用实验内容（1）中生成的半加器模块以及逻辑门实现一个全加器，仿真验证其功能，并能下载到实验板上进行测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。             

…… …… 余下全文