电子线路实验（数字电路）讲义
前言
本实验为1学分的必修课。
做实验前要相应预习，真正了解实验的原理。
不提供给学生详细的实验讲义或实验指导书：否则，学生只要按照讲义规定的步骤去做，不需要多动脑子，便可完成实验，因此收效较少，一定程度上扼制了广大学生的创造性和个性的发挥。
尽量做到因材施教，分流培养。如将实验内容和要求分为“基本命题”和“扩展命题”。
将现代电子设计自动化技术（EDA）引入电子线路与技术实验。
附
1．实验报告要求
保证实验报告的真实性、及时性、原创性。主要内容包括：各实验所需实验电路图（自学并使用电路设计软件画出）或实验电路源程序，实验结果，实验过程中出现的问题及解决办法（如已解决），实验方案的正确性、可行性如何？可否进一步优化？实验中有哪些体会、经验、教训和建议？讲义中附带的问题是为了启发思考，不强求。
报告请交电子文档（PDF、Word、或WPS文档），文档名为学号姓名实验序号，如实验三报告名为：04093005许吟洲3，并將文档发至课代表处，由课代表检查文档名后打包，在当次实验做完后的一周内发至rjdong@mail.xidian.edu.cn。
2. 数字电路的故障查找和排除
在数字电路实验中，出现问题是难免的，例如缺少导线、实验板存在问题等，但是实验的目的之一就是解决实践中必然存在的各种问题。重要的是分析问题，找出出现问题的原因，从而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错误和测试方法不正确。在查找故障的过程中，首先要熟悉经常发生的典型故障。
（ 1 ）设计错误
设计错误自然会造成与预想的结果不一致。因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。初始设计完成后一般应对设计进行优化，最后画好逻辑图及接线图。
（ 2 ）接线错误
接线错误是最常见的错误。常见的接线错误包括忘记接器件的电源和地；连线多接、漏接、错接；连线过长、过乱造成干扰；连线经多次使用后，有可能外面塑料包皮完好，但内部线断；连线与插孔接触不良等等。接线错误造成的现象多种多样，例如器件不工作或发热；器件的某个功能块不工作或工作不正常；电路中一部分工作状态不稳定等。解决方法大致包括：熟悉所用器件的功能及其每个引脚的功能；器件的电源和地一定要接对、接好；检查连线和插孔接触是否良好；检查连线有无错接、多接和漏接；检查连线中有无断线。最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐、尽量走直线、短线，以免引起干扰。
（ 3 ）器件故障
器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。判断器件失效是用集成电路测试仪或者器件替代等方法。需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。对上升沿、下降沿、延迟时间等动态特性，及负载能力等静态特性，一般的集成电路测试仪不能测试，须使用专门的集成电路测试仪。器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有时不易发现，需仔细检查。
（ 4 ）测试方法不正确
如果不发生上述三种错误，实验一般会成功。但有时测试方法不正确也会引起观测错误。例如，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳的假像。因此要学会正确使用所用的仪器、仪表。
当实验中发现结果与预期不一致时，千万不要慌乱，应仔细观测现象，冷静思考问题所在。首先检查仪器、仪表的使用是否正确。在正确使用仪器、仪表的前提下，按逻辑图和接线图用万用表逐级查找问题出现在何处。通常从发现问题的地方，一级一级向前测试，直到找出故障的初始发生位置。在故障的初始位置处，首先检查连线是否正确。确认接线无误后，检查器件引脚是否全部正确插进插座中，有无引脚折断、弯曲、错插等问题。确认无上述问题后，取下器件测试，以检查器件的好坏，或者直接换一个好的器件。如果器件和接线都正确，则需考虑设计问题。
3. 课程流程和考核
在本课程中，要求学生课前预习，到课实现，接受检查，完成指定的实验任务。最后提出一个自由实验设计，进行两周的准备，然后展示他们的实验成果。
以“通过”、“不通过”和“优秀”记录成绩。
4. 实验板功能部件分布图
实验一 集成逻辑门的测试
一、 实验目的
1、了解与非门各参数的意义。
2、熟悉数字逻辑实验板的使用方法。
3、了解集成逻辑门电路的使用注意事项。
4、了解简单数字系统调试及故障排除方法。
二、 实验设备及器件
1、数字逻辑电路实验板 1块
2、74HC(LS) 00（四二输入与非门） 1片
3、数字万用表 1块
三、 实验原理
本实验采用74HC(LS)00四二输入与非门，即在一块集成块内含有四个互相独立的与非门，每个与非门有两个输入端。
实验用器件管脚介绍：
1、74HC(LS)00（四二输入与非门）管脚如下图所示。
2、74HC(LS)20（二四输入与非门）管脚如下图所示。
四、 实验内容与步骤（两学时）
1、与非门逻辑功能测试（基本命题）
与非门的逻辑功能是：当输入端有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”）。
参照与非门74HC(LS)00的实验电路图搭接电路，借助发光二极管（LED）显示输出的状态，并记录结果在下表中。
2、与非门电压传输特性测试（基本命题）
参照与非门74HC(LS)00电压传输特性测试的实验电路图搭接电路，用万用表测试电路的输出数据，将数据整理后，画出输出电压根据输入电压变化而变化的曲线。
五、 实验注意事项
集成电路要轻插轻拔！
完成第二个任务过程中，使用万用表时，应参考测试参数的规范值及测试电路，正确选择量程；过渡区附近多取几个点反复测量，以反映电压传输特性。
问题：
1) 有的器件电压传输特性曲线很陡，有的变化相对平缓，究竟哪种更好一些？
2) 为达本实验目的，还可设计何种内容？
注：如无74HC(LS) 00（四二输入与非门），可用74HC(LS) 20（二四输入与非门）替代。
实验二 译码器及其应用
一、 实验目的
1、掌握译码器的测试方法。
2、掌握用译码器构成组合电路的方法。
3、学习译码器的扩展。
4、了解简单数字系统调试及故障排除方法。
二、 实验设备及器件
1、数字逻辑电路实验板 1块
2、74HC(LS)20（二四输入与非门） 1片
3、74HC(LS)138（3-8译码器） 2片
三、 实验原理
74HC(LS)138是集成3线-8线译码器，在数字系统中应用比较广泛。下图是其引脚排列，其中A2、A1、A0为地址输入端，Y7~ Y0为译码输出端，S 1、S2、S3为使能端。下表为74HC(LS)138功能表。74HC(LS)138工作原理为：当S 1=1、S2+S3=0时，电路完成译码功能，输出低电平有效。其中：
因为74HC(LS)138的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项（的非），因此可以利用八条输出线组合构成三变量的任意组合电路。
实验用器件管脚介绍：
1、74HC(LS)20（二四输入与非门）管脚如下图所示。
2、74HC(LS)138（3-8译码器）管脚如下图所示。
四、 实验内容与步骤（四学时）
1、逻辑功能测试（基本命题）
验证74HC(LS)138的逻辑功能，说明其输出确为最小项
。
注：将输出端接到LED指示灯上，因低电平有效，所以选中时，所接的LED指示灯亮。
2、用74HC(LS)138实现逻辑函数（基本命题）
Y=AB+BC+CA
注：将输出端接到蜂鸣器上，由于蜂鸣器是高电平有效，所以Y输出高电平时，蜂鸣器发声。
3、扩展（扩展命题）
用两个3线-8线译码器构成4线-16线译码器。
五、 实验注意事项
集成电路要轻插轻拔！
问题：
为达本实验目的，还可设计何种内容？
实验三 计数器
一、 实验目的
1、熟悉计数器的工作原理，掌握中规模（MSI）计数器的逻辑功能。
2、了解简单数字系统调试及故障排除方法。
二、 实验设备和器件
1、数字逻辑电路实验板 1块
2、74HC(LS)00（四二输入与非门） 1片
3、74HC(LS)160（4位模十计数器） 2片
三、 实验原理
时序逻辑电路是数字电路中另一类重要电路。时序逻辑电路的特点，就是任意时刻的输出不仅取决于该时刻的输入信号，而且与输入信号作用前电路所处的状态有关。
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频以及其它特定的逻辑功能。计数器种类很多。根据计数制的不同，分为二进制计数器和十进制计数器。实现四个状态变量十进制计数功能的电路称为4位十进制计数器。利用集成计数器芯片可方便地构成任意模计数器，方法有反馈清零法和反馈置数法两种。
实验用器件管脚介绍：
1、74HC(LS)00（四二输入与非门）管脚如下图所示。
2、74HC(LS)160（4位十进制计数器）管脚如下图所示。
四、 实验内容与步骤
1、测试74HC(LS)160的逻辑功能（基本命题）
例如，74HC(LS)160工作于计数模式时，接通电源后，利用数码管显示说明其确为模10计数器。
2、74HC(LS)160构成模6计数器（基本命题）
设计用与非门74HC(LS)00及计数器74HC(LS)160实现模6计数器的实验电路图，搭接电路，利用数码管显示说明其确为模6计数器。
3、74HC(LS)160构成模60计数器（扩展命题）
设计用计数器74HC(LS)160实现0~59模60计数器的实验电路图，搭接电路，利用数码管显示说明其确为模60计数器。
五、 实验注意事项
集成电路要轻插轻拔！
问题：
1) 插上电源后有些数码管全不亮，为什么？
2) 为达本实验目的，还可设计何种内容？
注：如无74HC(LS) 00（四二输入与非门），可用74HC(LS) 20（二四输入与非门）替代。
实验四 大规模集成数字电路设计（指定）
一、 实验目的
1、熟悉PLD设计流程的基本步骤。
二、 实验设备及器件
1、数字逻辑电路实验板 1块
三、 实验原理
早期的可编程逻辑器件，即PLD，只有PROM、 EPROM和EEPROM三种。由于结构限制，它们只能完成简单的数字逻辑；其后，出现了一类结构上稍复杂的可编程芯片，它能够完成各种数字逻辑功能，这一阶段的产品主要有可编程陈列逻辑（PAL）和通用阵列逻辑（GAL）。这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规模较小的电路；为弥补这一缺陷，20世纪80年代中期，Altera和Xilinx公司分别推出了复杂可编程逻辑器件(Complex Programmable Logic Device, CPLD)和现场可编程门阵列（Filed Programmable Gate Array， FPGA），它们都具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点。
不同的厂家叫法不尽相同，Xilinx公司把基于查找表技术、SRAM工艺、要挂外设配置EEPROM的PLD称为FPGA，把基于乘积项技术、Flash工艺的PLD称为CPLD；Altera公司把自己的PLD产品，如MAX系列（乘积项技术、EEPROM工艺）、FLEX系列（查找表技术、SRAM工艺）都称为CPLD。由于FLEX系列也是SRAM工艺、基于查找表技术、要挂外设配置EEPROM，用法和Xilinx公司的FPGA一样，所以，很多人把Altera公司的FELX系列产品也称为FPGA。
FPGA的结构基于查找表技术。查找表（Looking Up Table， LUT）本质上就是一个RAM，当用户通过原理图或HDL代码描述了一个逻辑电路后，FPGA软件会自动计算逻辑电路所有结果，并把结果事先写入RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。FPGA的编程单元基于SRAM结构，从理论上讲，具有无限次重复编程的能力。
四、 实验内容（四选一）
1、 实现4位全加器
2、 实现4路抢答器，显示优先抢答者编号
3、 实现4位双向移位寄存器
4、 实现数字时钟的分和秒计数
问题：
为达本实验目的，还可设计何种内容？
实验五 大规模集成数字电路设计（自由）
一、 实验目的
1、熟悉大规模集成数字电路的设计方法。
2、熟悉数字系统调试及故障排除方法。
二、 实验设备和器件
1、 数字逻辑电路实验板 1块
三、 实验注意事项
