PCB设计的一些原则及Protel DXP的一些操作总结
用PROTEL 电路板设计的一般原则
电路板设计的一般原则包括：电路板的选用、电路板尺寸、元件布局、布线、焊盘、填充、跨接线等。
电路板一般用敷铜层压板制成，板层选用时要从电气性能、可靠性、加工工艺要求和经济指标等方面考虑。常用的敷铜层压板是敷铜酚醛纸质层压板、敷铜环氧纸质层压板、敷铜环氧玻璃布层压板、敷铜环氧酚醛玻璃布层压板、敷铜聚四氟乙烯玻璃布层压板和多层印刷电路板用环氧玻璃布等。不同材料的层压板有不同的特点。 环氧树脂与铜箔有极好的粘合力，因此铜箔的附着强度和工作温度较高，可以在 260℃的熔锡中不起泡。环氧树脂浸过的玻璃布层压板受潮气的影响较小。 超高频电路板最好是敷铜聚四氟乙烯玻璃布层压板。
在要求阻燃的电子设备上，还需要阻燃的电路板，这些电路板都是浸入了阻燃树脂的层压板。 电路板的厚度应该根据电路板的功能、所装元件的重量、电路板插座的规格、电路板的外形尺寸和承受的机械负荷等来决定。
主要是应该保证足够的刚度和强度。
常见的电路板的厚度有 0.5mm、1.0mm、1.5mm、2.0mm
从成本、铜膜线长度、抗噪声能力考虑，电路板尺寸越小越好，但是板尺寸太小，则散热不良，且相邻的导线容易引起干扰。 电路板的制作费用是和电路板的面积相关的，面积越大，造价越高。 在设计具有机壳的电路板时，电路板的尺寸还受机箱外壳大小的限制，一定要在确定电路板尺寸前确定机壳大小，否则就无法确定电路板的尺寸。 一般情况下，在禁止布线层中指定的布线范围就是电路板尺寸的大小。电路板的最佳形状是矩形，长宽比为 3:2 或 4:3，当电路板的尺寸大于 200mm×150mm 时，应该考虑电路板的机械强度。 总之，应该综合考虑利弊来确定电路板的尺寸。
虽然 Protel DXP 能够自动布局，但是实际上电路板的布局几乎都是手工完成的。要进行布局时，一般遵循如下规则：
1．特殊元件的布局 特殊元件的布局从以下几个方面考虑：
1）高频元件：高频元件之间的连线越短越好，设法减小连线的分布参数和相互之间的电磁干扰，易受干扰的元件不能离得太近。隶属于输入和隶属于输出的元件之间的距离应该尽可能大一些。
2）具有高电位差的元件：应该加大具有高电位差元件和连线之间的距离，以免出现意外短路时损坏元件。为了避免爬电现象的发生，一般要求 2000V 电位差之间的铜膜线距离应该大于 2mm，若对于更高的电位差，距离还应该加大。带有高电压的器件，应该尽量布置在调试时手不易触及的地方。
3）重量太大的元件：此类元件应该有支架固定，而对于又大又重、发热量多的元件，不宜安装在电路板上。
4）发热与热敏元件：注意发热元件应该远离热敏元件。
5）可以调节的元件：对于电位器、可调电感线圈、可变电容、微动开关等可调元件的布局应该考虑整机的结构要求，若是机内调节，应该放在电路板上容易调节的地方，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相对应。
6）电路板安装孔和支架孔：应该预留出电路板的安装孔和支架的安装孔，因为这些孔和孔附近是不能布线的。
2．按照电路功能布局 如果没有特殊要求，尽可能按照原理图的元件安排对元件进行布局，信号从左边进入、从右边输出，从上边输入、从下边输出。 按照电路流程，安排各个功能电路单元的位置，使信号流通更加顺畅和保持方向一致。 以每个功能电路为核心，围绕这个核心电路进行布局，元件安排应该均匀、整齐、紧凑，原则是减少和缩短各个元件之间的引线和连接。 数字电路部分应该与模拟电路部分分开布局。
3．元件离电路板边缘的距离 所有元件均应该放置在离板边缘 3mm 以内的位置，或者至少距电路板边缘的距离等于板厚，这是由于在大批量生产中进行流水线插件和进行波峰焊时，要提供给导轨槽使用，同时也是防止由于外形加工引起电路板边缘破损，引起铜膜线断裂导致废品。如果电路板上元件过多，不得已要超出 3mm 时，可以在电路板边缘上加上 3mm 辅边，在辅边上开 V 形槽，在生产时用手掰开。
4．元件放置的顺序 首先放置与结构紧密配合的固定位置的元件，如电源插座、指示灯、开关和连接插件等。 再放置特殊元件，例如发热元件、变压器、集成电路等。 最后放置小元件，例如电阻、电容、二极管等。
布线的规则如下：
1）线长：铜膜线应尽可能短，在高频电路中更应该如此。铜膜线的不拐弯处应为圆角或斜角，而直角或尖角在高频电路和布线密度高的情况下会影响电气性能。当双面板布线时，两面的导线应该相互垂直、斜交或弯曲走线，避免相互平行，以减少寄生电容。
2）线宽：铜膜线的宽度应以能满足电气特性要求而又便于生产为准则，它的最小值取决于流过它的电流，但是一般不宜小于 0.2mm。只要板面积足够大，铜膜线宽度和间距最好选择 0.3mm。一般情况下，1~1.5mm 的线宽，允许流过 2A 的电流。例如地线和电源线最好选用大于 1mm 的线宽。在集成电路座焊盘之间走两根线时，焊盘直径为 50mil，线宽和线间距都是 10mil，当焊盘之间走一根线时，焊盘直径为 64mil，线宽和线间距都为 12mil。注意公制和英制之间的转换，100mil=2.54mm。
3）线间距：相邻铜膜线之间的间距应该满足电气安全要求，同时为了便于生产，间距应该越宽越好。最小间距至少能够承受所加电压的峰值。在布线密度低的情况下，间距应该尽可能的大。
4）屏蔽与接地：铜膜线的公共地线应该尽可能放在电路板的边缘部分。在电路板上应该尽可能多地保留铜箔做地线，这样可以使屏蔽能力增强。另外地线的形状最好作成环路或网格状。多层电路板由于采用内层做电源和地线专用层，因而可以起到更好的屏蔽作用效果。
焊盘
焊盘尺寸 焊盘的内孔尺寸必须从元件引线直径和公差尺寸以及镀锡层厚度、孔径公差、孔金属化电镀层厚度等方面考虑，通常情况下以金属引脚直径加上 0.2mm 作为焊盘的内孔直径。例如，电阻的金属引脚直径为 0.5mm，则焊盘孔直径为 0.7mm，而焊盘外径应该为焊盘孔径加1.2mm，最小应该为焊盘孔径加 1.0mm。 当焊盘直径为 1.5mm 时，为了增加焊盘的抗剥离强度，可采用方形焊盘。 对于孔直径小于 0.4mm 的焊盘，焊盘外径/焊盘孔直径=0.5~3。 对于孔直径大于 2mm 的焊盘，焊盘外径/焊盘孔直径=1.5~2。
常用的焊盘尺寸如表 1-1 所示表 16-1
常用的焊盘尺寸
焊盘孔直径/mm 0.4 0.5 0.6 0.8 1.0 1.2 1.6 2.0
焊盘外径/mm 1.5 1.5 2.0
设计焊盘时的注意事项如下：
1）焊盘孔边缘到电路板边缘的距离要大于 1mm，这样可以避免加工时导致焊盘缺损。
2）焊盘补泪滴，当与焊盘连接的铜膜线较细时，要将焊盘与铜膜线之间的连接设计成泪滴状，这样可以使焊盘不容易被剥离，而铜膜线与焊盘之间的连线不易断开。
3）相邻的焊盘要避免有锐角。
大面积填充
电路板上的大面积填充的目的有两个，一个是散热，另一个是用屏蔽减少干扰，为避免焊接时产生的热使电路板产生的气体无处排放而使铜膜脱落，应该在大面积填充上开窗，后者使填充为网格状。 使用敷铜也可以达到抗干扰的目的，而且敷铜可以自动绕过焊盘并可连接地线。
跨接线
在单面电路板的设计中，当有些铜膜无法连接时，通常的做法是使用跨接线，跨接线的长度应该选择如下几种：6mm、8mm 和 10mm。
接地
1地线的共阻抗干扰 电路图上的地线表示电路中的零电位，并用作电路中其它各点的公共参考点，在实际电路中由于地线（铜膜线）阻抗的存在，必然会带来共阻抗干扰，因此在布
线时，不能将具有地线符号的点随便连接在一起，这可能引起有害的耦合而影响电路的正常工作。
2．如何连接地线 通常在一个电子系统中，地线分为系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等几种，在连接地线时应该注意以下几点：
1）正确选择单点接地与多点接地。在低频电路中，信号频率小于 1MHz，布线和元件之间的电感可以忽略，而地线电路电阻上产生的压降对电路影响较大，所以应该采用单点接地法。 当信号的频率大于 10MHz 时，地线电感的影响较大，所以宜采用就近接地的多点接地法。 当信号频率在 1~10MHz 之间时，如果采用单点接地法，地线长度不应该超过波长的 1/20，否则应该采用多点接地。
2）数字地和模拟地分开。电路板上既有数字电路，又有模拟电路，应该使它们尽量分开，而且地线不能混接，应分别与电源的地线端连接（最好电源端也分别连接）。要尽量加大线性电路的面积。一般数字电路的抗干扰能力强，TTL 电路的噪声容限为 0.4~0.6V，CMOS 数字电路的噪声容限为电源电压的 0.3~0.45 倍，而模拟电路部分只要有微伏级的噪声，就足以使其工作不正常。所以两类电路应该分开布局和布线。
3）尽量加粗地线。若地线很细，接地电位会随电流的变化而变化，导致电子系统的信号受到干扰，特别是模拟电路部分，因此地线应该尽量宽，一般以大于 3mm 为宜。
4）将接地线构成闭环。当电路板上只有数字电路时，应该使地线形成环路，这样可以明显提高抗干扰能力，这是因为当电路板上有很多集成电路时，若地线很细，会引起较大的接地电位差，而环形地线可以减少接地电阻，从而减小接地电位差。
5）同一级电路的接地点应该尽可能靠近，并且本级电路的电源滤波电容也应该接在本级的接地点上。
6）总地线的接法。总地线必须严格按照高频、中频、低频的顺序一级级地从弱电到强电连接。高频部分最好采用大面积包围式地线，以保证有好的屏蔽效果。
抗干扰
具有微处理器的电子系统，抗干扰和电磁兼容性是设计过程中必须考虑的问题，特别是对于时钟频率高、总线周期快的系统；含有大功率、大电流驱动电路的系统；含微弱模拟信号以及高精度 A/D 变换电路的系统。为增加系统抗电磁干扰能力应考虑采取以下措施：
1）选用时钟频率低的微处理器。只要控制器性能能够满足要求，时钟频率越低越好，低的时钟可以有效降低噪声和提高系统的抗干扰能力。由于方波中包含各种频率成分，其高频成分很容易成为噪声源，一般情况下，时钟频率 3 倍的高频噪声是最具危险性的。
2）减小信号传输中的畸变。当高速信号（信号频率高=上升沿和下降沿快的信号）在铜膜线上传输时，由于铜膜线电感和电容的影响，会使信号发生畸变，当畸变过大时，就会使系统工作不可靠。一般要求，信号在电路板上传输的铜膜线越短越好，过孔数目越少越好。典
型值：长度不超过 25cm，过孔数不超过 2 个。
3）减小信号间的交叉干扰。当一条信号线具有脉冲信号时，会对另一条具有高输入阻抗的弱信号线产生干扰，这时需要对弱信号线进行隔离，方法是加一个接地的轮廓线将弱信号包围起来，或者是增加线间距离，对于不同层面之间的干扰可以采用增加电源和地线层面的方法解决。
4）减小来自电源的噪声。电源在向系统提供能源的同时，也将其噪声加到所供电的系统中，系统中的复位、中断以及其它一些控制信号最易受外界噪声的干扰，所以，应该适当增加电容来滤掉这些来自电源的噪声。
5）注意电路板与元器件的高频特性。在高频情况下，电路板上的铜膜线、焊盘、过孔、电阻、电容、接插件的分布电感和电容不容忽略。由于这些分布电感和电容的影响，当铜膜线的长度为信号或噪声波长的 1/20 时，就会产生天线效应，对内部产生电磁干扰，对外发射电磁波。 一般情况下，过孔和焊盘会产生 0.6pF 的电容，一个集成电路的封装会产生 2~6pF 的电容，一个电路板的接插件会产生 520mH 的电感，而一个 DIP-24 插座有 18nH 的电感，这些电容和电感对低时钟频率的电路没有任何影响，而对于高时钟频率的电路必须给予注意。
6）元件布置要合理分区。元件在电路板上排列的位置要充分考虑抗电磁干扰问题。原则之一就是各个元件之间的铜膜线要尽量的短，在布局上，要把模拟电路、数字电路和产生大噪声的电路（继电器、大电流开关等）合理分开，使它们相互之间的信号耦合最小。
7）处理好地线。按照前面提到的单点接地或多点接地方式处理地线。将模拟地、数字地、大功率器件地分开连接，再汇聚到电源的接地点。 电路板以外的引线要用屏蔽线，对于高频和数字信号，屏蔽电缆两端都要接地，低频模拟信号用的屏蔽线，一般采用单端接地。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属屏蔽罩屏蔽。
8）去耦电容。去耦电容以瓷片电容或多层陶瓷电容的高频特性较好。设计电路板时，每个集成电路的电源和地线之间都要加一个去耦电容。去耦电容有两个作用，一方面是本集成电路的储能电容，提供和吸收该集成电路开门和关门瞬间的充放电电能，另一方面，旁路掉该器件产生的高频噪声。数字电路中典型的去耦电容为 0.1μF，这样的电容有 5nH 的分布电感，可以对 10MHz 以下的噪声有较好的去耦作用。一般情况下，选择 0.01~0.1μF 的电容都可以。
一般要求没 10 片左右的集成电路增加一个 10μF 的充放电电容。 另外，在电源端、电路板的四角等位置应该跨接一个 10~100μF 的电容。
高频布线
为了使高频电路板的设计更合理，抗干扰性能更好，在进行1）合理选择层数。利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰，一般情况下，四层板比两层板的噪声低 20dB。
2）走线方式。走线必须按照 45°角拐弯，这样可以减小高频信号的发射和相互之间的耦合。
3）走线长度。走线长度越短越好，两根线并行距离越短越好。
4）过孔数量。过孔数量越少越好。
5）层间布线方向。层间布线方向应该取垂直方向，就是顶层为水平方向，底层为垂直方向，这样可以减小信号间的干扰。
6）敷铜。增加接地的敷铜可以减小信号间的干扰。
7）包地。对重要的信号线进行包地处理，可以显著提高该信号的抗干扰能力，当然还可以对干扰源进行包地处理，使其不能干扰其它信号。
8）信号线。信号走线不能环路，需要按照菊花链方式布线。
9）去耦电容。在集成电路的电源端跨接去耦电容。
10）高频扼流。数字地、模拟地等连接公共地线时要接高频扼流器件，一般是中心孔穿有导线的高频铁氧体磁珠。
上一页 [1] [2] [3]
PCB设计步骤：
1、 设置软件工作环境，其中包括如下几个方面：
(1)、软件规则设置，进入Design\Rules，按照设计的要求对选项中的各项进行设置：
① 安全间距设置：PROTEL99SE软件中Routing的Clearance Constraint项规定了板上不同网络的走线、焊盘、过孔等之间必须保持的距离。在单面板和双面板的设计中，首选值为10-12mil；四层及以上的PCB首选值为6-8mil；最大安全间距一般没有限制。
② 布线层面和方向设置：Routing的Routing Layers，设置使用的走线层面和每层的走线方向(贴片单面板只用顶层，直插单面板只用底层)。一般情况下，使用默认值。
③ 过孔选项设置：PROTEL99SE软件中Routing的Routing Via Style项规定了过孔的内、外径的最小、最大和首选值。单面板和双面板过孔外径应设置在40mil——60mil之间；内径应设置在20mil——30mil。四层及以上的PCB外径最小值为20mil，最大值为40mil；内径最小值为10mil，最大值为20mil。
④ 线宽选项设置：PROTEL99SE软件中Routing的Width Constraint项规定了布线的宽
度。单面板和双面板的布线宽度应设置在10——30mil之间，特殊情况下最大值不应超过60mil，最小值不应低于8 mil；四层及以上PCB最小值不应低于5mil，其余设置参照双面板设置。另可以添加一些网络的线宽设置，如地线、+5伏电源线、时钟线、+12伏电源线、-12伏电源线、交流电源输入线、功率输出线等。地线、时钟线和+5伏电源线首选值一般为60mil(最大值不限，最小值为8 mil，在能走通的情况下线尽量宽)宽度，各种电源线首选值一般为40mil(最大值不限，最小值为8 mil，在能走通的情况下线尽量宽)宽度。按照PCB线宽和电流的关系(大约是每毫米线宽允许通过500毫安的电流)确定最大线宽。
⑤ 敷铜连接选项设置：PROTEL99SE软件中Manufacturing的Polygon Connect Style项规定了敷铜连接的方式。连接方式（Rule Attributes）设置成Relief Connect方式，导线宽度（Conductor Width）设置成25mil，连接数量（Conductors）设置成4，角度（Angle）设置成90度。
⑥ 物理孔径设置：PROTEL软件中Manufacturing的Hole Size Constraint项规定了物理孔的大小。最小值设置为20mil，最大值没有限制 (备注：物理孔一般是指定位孔和安装孔等等)。其余各项一般可用它的缺省值。
(2)、软件参数设置，进入Design\Options和Tools\Preferences,按照设计的要求对选项
中的各项进行设置：
① 可视栅格选项设置：PROTEL软件中Design\Options\Layer中选中：Masks中的Top solder；Silkscreen中Top overlay；Other中Keepout和Multi Layer；System下面各项全部选中。Visible Grid项规定了可视栅格的大小，分别设置成10mil（上）和100mil（下）。
② 捕捉和器件移动栅格选项设置：PROTEL软件中Design\Options\Options项规定了捕捉和器件移动栅格的大小，捕捉和器件移动栅格均设置为10mil。选中Electrical Grid并把Range中设为8mil，Visible Kind设为Lines，Measurement Uint设为Imperial。
(3)、DRC校验设置：进入Tools\Design Rules Check，按照设计的要求对选项中的各项进
行设置：Report\Routing Rules的Clearance Constraints，Max/Min Width
Constraints，Short Circuit Constraints和Un－Routed Net Constraints均选中；
Report\Manufacturing Rules的Max/Min Hole Size选中；Report\Options的选项全
部选中；On－line\Routing Rules的Clearance Constraints选中；On－line\
Manufacturing Rules的Layer Pairs选中；On－line\Placement Rules的Component
Clearance选中。
2、 添加器件库
3、 导入网络表。在导入网络表的过程中，必须保证没有任何错误，严禁在网络表导入有错误的情况下进行设计。
4、 确定PCB尺寸及定位孔位置和尺寸，并把相关器件进行锁定
5、 元器件布局。
原则：PCB布局的原则是美观大方，疏密得当，符合电气特性，利于布线，尽量分成模块。在可能的情况下将元器件摆放整齐，并尽量保证各主要元器件之间和模块之间的对称性。
要求：整个PCB布局要显得大气，疏密得当，不要有的地方过紧，有的地方过松。丝印框要尽量减少，并突出各模块。模块的汉字或英文标示尽量放在对称和平行一致的位置上，并能体现模块的名称和美感。
布局完成后应对PCB布局进行检查，一般检查有如下几个方面：
(1)印制板尺寸应与加工图纸尺寸相符，有定位标记，设置参考点；
(2)元器件应保证在二维、三维空间上无冲突；
(3)元器件布局应疏密有序，排列整齐；
(4)需经常更换的元器件应保证能方便的进行更换；
(5)热敏元件与发热元件之间是保持适当的距离，在需要散热的地方，应加装散热器，同时保证空气流动的通畅；
(6)可调元器件应保证能方便进行调整；
(7)信号流程应保持顺畅且互连最短；
(8)尽可能保证过孔数量最少；
(9)禁止使用Ctrl＋X或Ctrl＋Y对器件进行翻转；
(10)一块PCB上孔的内径尺寸不能超过9种。
(11) 影响外观的元器件如TO-220封装的三端稳压器、贴片的电解电容等要尽可能的焊接在反面；不需要调节的电位器、中周和可调电容等要尽可能的焊接在反面，不能透过PCB焊接，并且要在产品规格书中要特别说明；其它特别影响整体外观的元器件如大的电解电容、继电器等设法焊接在反面。
6、PCB布线。一般推荐使用自动布线+手动调整的方法，自动布线要求依次按照地线——
电源线——时钟线——其它的顺序进行布线，在布线规则中设置布线优先级，0为最低级，100为最高级，共101种情况。在比较复杂的电路板中，考虑到电气特性的要求、干扰等因素，我们全部采用手动布线。禁止把过孔放在元器件的管脚上，在自动布线之前应该锁定已经布好的线。走线要兼顾美观和电气特性，特别影响外观得走线要设法走在反面，原则上在产品名称、型号和众友标识的地方正面不要走线（特殊情况除外），在丝印框与Keepout框之间不允许正面走线（特殊情况除外）。
7、丝印和汉字的放置
（1）产品名称、型号及众友标识的放置
（2）元器件工程号丝印的放置
（3）模块标示汉字的放置
（4）测试钩和测试孔标识的放置
（5）字体放置的要求
8、大面积铺地。进入Place\Polygon Plane，Net Options选项将Connect to Net设置为Connect to GND，同时将Pour Over Same和Remove Dead topper选中，在Plane setting选项中将Grid size设置为18mil，Track width设置为20mil，layer选中相对应的层；Hatching style中选中Vertical Hatch；其它使用缺省值。大面积铺地之前，还应将安全间距值设置为25mil，大面积铺地之后，再将安全间距值还原。在不希望有走线的区域内放置FILL填充层(如散热器和卧放的两脚晶振，HC49S的晶振，多圈电位器的正面，TO220封装的三端稳压器等，如有其它网络的线从此处穿过则很容易造成短路)，要上锡的在Top Solder 或Bottom Solder 层的相应处放FILL。
9、对所有过孔和焊盘泪滴：泪滴可增加它们的牢度但会使板上的线变得较难看，对于贴片和单面板一定要加，其它可根据实际情况选择泪滴。
10、重复DRC检查。进入Tools\Design Rules Check，按照设计要求对选项中的各项进行设置，参考前面设置，DRC检查完成后修正检查中发现的错误，修改完后不允许有错误存在。
PCB制板与存档规则：
为防止公司技术泄密，在制板或存档时应将元器件的封装及名称内容全部删除。同时必须附一个制板说明。譬如：厚度：做一般PCB时厚度为1.6mm， 大PCB可用2mm ，射频用PCB等一般在0.8-1mm 左右；材料与颜色等。
电路封装形式选择
1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢? 我看到的电路里常用电阻电容封装：
电容：
0.01uF可能的封装有0603、0805
10uF的封装有3216、3528、0805
100uF的有7343
320pF封装：0603或0805
电阻：
4.7K、10k、330、33既有0603又有0805封装
请问怎么选择这些封装?
2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?
3.藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1uf？有时候看到0.1uf和10uf联合起来使用，为什么?
4.所谓5V ttl器件、5V cmos器件是指什么意思?是不是说该器件电源接上5V，其引脚输出或输入电平就是5V ttl或者5v cmos?
5.板子上要做两个串口，可不可以只用一块MAX232芯片?如果可以，用哪个型号的芯片?MAX3232C、MAX3232E还是MAX3232CSE?或者说这几个芯片哪个都可以
6.看PDIUSBD12芯片手册，见到两个概念，不清楚：单地址/数据总线配置、多路地址/数据总线配置,请问这两者有什么区别
7.protel99中，电源和地的网络标号是不是肯定是全局的(即使我使用层次电路原理图绘图模式3:电路端口全局，网络标号局部)
8.晶振起振电路电容好像一般为22pF，这是不是经验值，像上下拉电阻取值一般为4.7k~10K
9.usb插座电路，有一个电容:0.01uF/2KV，有这么高的耐压电压电容吗？为什么在这里需要使用这么高的耐压电容
10.DB9插座究竟是2发送，3接收还是3接收2发送，或者是由自己定义，无所谓
12.何谓扇入、扇出、扇入系数及扇出系数
13."高速的差分信号线具有速率高，好布线，信号完整性好等特点"，请问何谓高速差分信号线?
14.protel 99se中，布线时，信号线、地线、电源线线宽一般是多少？有什么原则需要注意?
15.TTL电路和cmos电路有什么区别？什么时候使用TTL系列？什么时候使用cmos器件?
一些回答：
1.电阻电容的封装形式如何选择，有没有什么原则?比如,同样是104的电容有0603、0805的封装，同样是10uF电容有3216，0805,3528等封装形式，选择哪种封装形式比较合适呢? 我看到的电路里常用电阻电容封装：
电容：
0.01uF可能的封装有0603、0805
10uF的封装有3216、3528、0805
100uF的有7343
320pF封装：0603或0805
电阻：
4.7K、10k、330、33既有0603又有0805封装
请问怎么选择这些封装?
答：选择合适的封装第一要看你的PCB空间，是不是可以放下这个器件。一般来说，封装大的器件会比较便宜，小封装的器件因为加工进度要高一点，有可能会贵一点，然后封装大的电容耐压值会比封装小的同容量电容耐压值高，这些都是要根据你实际的需要来选择的，另外，小封装的元器件对贴装要求会高一点，比如SMT机器的精度。如手机里面的电路板，因为空间有限，工作电压低，就可以选用0402的电阻和电容，而大容量的钽电容就多为3216等等大的封装
2.有时候两个芯片的引脚(如芯片A的引脚1,芯片B的引脚2)可以直接相连，有时候引脚之间(如A-1和B-2)之间却要加上一片电阻，如22欧，请问这是为什么?这个电阻有什么作用?电阻阻值如何选择?
答： 这个电阻一般是串电阻，拿来做阻抗匹配的，当然也可以做降压用，用于3.3V I/O 连接2.5V I/O类似的应用上面。阻值的选择要认真看Datasheet，来计算
3.藕合电容如何布置？有什么原则？是不是每个电源引脚布置一片0.1uf？有时候看到0.1uf和10uf联合起来使用，为什么?
答：电容靠近电源脚，这个问题可以参见
补充一点看法：
在两个芯片的引脚之间串连一个电阻，一般都是在高速数字电路中，为了避免信号产生振铃（即信号的上升或下降沿附近的跳动）。原理是该电阻消耗了振铃功率，也可以认为它降低了传输线路的Q值。
通常在数字电路设计中要真正做到阻抗匹配是比较困难的，原因有二：1、实际的印制板上
连线的阻抗受到面积等设计方面的限制；2、数字电路的输入阻抗和输出阻抗不象模拟电路那样基本固定，而是一个非线性的东西。
实际设计时，我们常用22到33欧姆的电阻，实践证明，在此范围内的电阻能够较好地抑制振铃。但是事物总是两面的，该电阻在抑制振铃的同时，也使得信号延时增加，所以通常只用在频率几兆到几十兆赫兹的场合。频率过低无此必要，而频率过高则此法的延时会严重影响信号传输。另外，该电阻也往往只用在对信号完整性要求比较高的信号线上，例如读写线等，而对于一般的地址线和数据线，由于芯片设计总有一个稳定时间和保持时间，所以即使有点振铃，只要真正发生读写的时刻已经在振铃以后，就无甚大影响。
前面已经补充了一点，再补充一点：关于接地问题。
接地是一个极其重要的问题，有时关系到设计的成败。
首先要明确的是，所有的接地都不是理想的，在任何时候都具有分布电阻与分布电感，前者在信号频率较低时起作用，后者则在信号频率高时成为主要影响因素。由于上述分布参数的存在，信号在经过地线的时候，会产生压降以及磁场。若这些压降或磁场（以及由该磁场引起的感应电压）耦合到其它电路的输入，就可能会被放大（模拟电路中）或影响信号完整性（数字电路中）。所以，一般要求在设计时就考虑这些影响，有一个大致的原则如下：
1、在频率较低的电路中（尤其是模拟电路或模数混合电路中的模拟部分），采用单点接地，即各级放大器的地线（包括电源线）分别接到电源输出端，成为星形连接，并且在这个星的节点上接一个大电容。这样做的目的是避免信号在地线上的压降耦合到其他放大器中。
2、在模拟电路中（尤其是小信号电路）要避免出现地线环，因为环状的地线会产生感应电流，此电流造成的感应电势是许多干扰信号的来源。
3、如果是单纯的数字电路（包括模数混合电路中的数字部分）且信号频率不高（一般不超过10兆），可以共用一组电源与地线，但是必须注意每个芯片的退耦电容必须靠近芯片的电源与地引脚。
4、在高速的数字电路（例如几十兆的信号频率）中，必须采取大面积接地，即采用4层以上的印制板，其中有一个单独的接地层。这样做的目的是给信号提供一个最短的返回路径。由于高速数字信号具有很高的谐波分量，所以此时地线与信号线之间构成的回路电感成为主要影响因素，信号的实际返回路径是紧贴在信号线下面的，这样构成的回路面积最小（从而电感最小）。大面积接地提供了这样的返回路径的可能性，而采用其他的接地方式均无法提供此返回路径。需要注意的是，要避免由于过孔或其他器件在接地平面上造成的绝缘区将信号的返回路径割断（地槽），若出现这种情况，情况会变得十分糟糕。
5、高频模拟电路，也要采取大面积接地。但是由于此时的信号线要考虑阻抗匹配问题，所以情况更复杂一些，在这里就不展开了。
protel元件封装库总结
关键词： protel 元件封装
电阻 AXIAL
无极性电容 RAD
电解电容 RB-
电位器 VR
二极管 DIODE
三极管 TO
电源稳压块78和79系列 TO－126H和TO-126V
场效应管 和三极管一样
整流桥 D－44 D－37 D－46
单排多针插座 CON SIP
双列直插元件 DIP
晶振 XTAL1
电阻：RES1，RES2，RES3，RES4；封装属性为axial系列
无极性电容：cap;封装属性为RAD-0.1到rad-0.4
电解电容：electroi;封装属性为rb.2/.4到rb.5/1.0
电位器：pot1,pot2；封装属性为vr-1到vr-5
二极管：封装属性为diode-0.4(小功率）diode-0.7(大功率）
三极管：常见的封装属性为to-18（普通三极管）to-22(大功率三极管）to-3(大功率达林
顿管）
电源稳压块有78和79系列；78系列如7805，7812，7820等
79系列有7905，7912，7920等
常见的封装属性有to126h和to126v
整流桥：BRIDGE1,BRIDGE2: 封装属性为D系列（D-44，D-37，D-46）
电阻： AXIAL0.3-AXIAL0.7 其中0.4-0.7指电阻的长度，一般用AXIAL0.4
瓷片电容：RAD0.1-RAD0.3。 其中0.1-0.3指电容大小，一般用RAD0.1
电解电容：RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小。一般<100uF用
RB.1/.2,100uF-470uF用RB.2/.4,>470uF用RB.3/.6
二极管： DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短，一般用DIODE0.4
发光二极管：RB.1/.2
集成块： DIP8-DIP40, 其中８－４０指有多少脚，８脚的就是DIP8
贴片电阻
0603表示的是封装尺寸 与具体阻值没有关系
但封装尺寸与功率有关 通常来说
0201 1/20W
0402 1/16W
0603 1/10W
0805 1/8W
1206 1/4W
电容电阻外形尺寸与封装的对应关系是:
0402=1.0x0.5
0603=1.6x0.8
0805=2.0x1.2
1206=3.2x1.6
1210=3.2x2.5
1812=4.5x3.2
2225=5.6x6.5
关于零件封装我们在前面说过，除了DEVICE。LIB库中的元件外，其它库的元件都已经有了
固定的元件封装，这是因为这个库中的元件都有多种形式：以晶体管为例说明一下：
晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP之分，但
实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN的2N3054，则有
可能是铁壳的TO-66或TO-5，而学用的CS9013，有TO-92A，TO-92B，还有TO-5，TO-46，TO-5
2等等，千变万化。
还有一个就是电阻，在DEVICE库中，它也是简单地把它们称为RES1和RES2，不管它是100Ω
还是470KΩ都一样，对电路板而言，它与欧姆数根本不相关，完全是按该电阻的功率数来决
定的我们选用的1/4W和甚至1/2W的电阻，都可以用AXIAL0.3元件封装，而功率数大一点的话
，可用AXIAL0.4,AXIAL0.5等等。现将常用的元件封装整理如下：
电阻类及无极性双端元件 AXIAL0.3-AXIAL1.0
无极性电容 RAD0.1-RAD0.4
有极性电容 RB.2/.4-RB.5/1.0
二极管 DIODE0.4及 DIODE0.7
石英晶体振荡器 XTAL1
晶体管、FET、UJT TO-xxx(TO-3,TO-5)
可变电阻（POT1、POT2） VR1-VR5
当然，我们也可以打开C:\Client98\PCB98\library\advpcb.lib库来查找所用零件的对应封
装。
这些常用的元件封装，大家最好能把它背下来，这些元件封装，大家可以把它拆分成两部分
来记如电阻AXIAL0.3可拆成AXIAL和0.3，AXIAL翻译成中文就是轴状的，0.3则是该电阻在印
刷电路板上的焊盘间的距离也就是300mil（因为在电机领域里，是以英制单位为主的。同样
的，对于无极性的电容，RAD0.1-RAD0.4也是一样；对有极性的电容如电解电容，其封装为R
B.2/.4，RB.3/.6等，其中“.2”为焊盘间距，“.4”为电容圆筒的外径。
对于晶体管，那就直接看它的外形及功率，大功率的晶体管，就用TO—3，中功率的晶体管
，如果是扁平的，就用TO-220，如果是金属壳的，就用TO-66，小功率的晶体管，就用TO-5
，TO-46，TO-92A等都可以，反正它的管脚也长，弯一下也可以。
对于常用的集成IC电路，有DIPxx，就是双列直插的元件封装，DIP8就是双排，每排有4个引
脚，两排间距离是300mil,焊盘间的距离是100mil。SIPxx就是单排的封装。等等。
值得我们注意的是晶体管与可变电阻，它们的包装才是最令人头痛的，同样的包装，其管脚
可不一定一样。例如，对于TO-92B之类的包装，通常是1脚为E（发射极），而2脚有可能是
B极（基极），也可能是C（集电极）；同样的，3脚有可能是C，也有可能是B，具体是那个
，只有拿到了元件才能确定。因此，电路软件不敢硬性定义焊盘名称（管脚名称），同样的
，场效应管，MOS管也可以用跟晶体管一样的封装，它可以通用于三个引脚的元件。
Q1-B，在PCB里，加载这种网络表的时候，就会找不到节点（对不上）。
在可变电阻上也同样会出现类似的问题；在原理图中，可变电阻的管脚分别为1、W、及2，
所产生的网络表，就是1、2和W，在PCB电路板中，焊盘就是1，2，3。当电路中有这两种元
件时，就要修改PCB与SCH之间的差异最快的方法是在产生网络表后，直接在网络表中，将晶
体管管脚改为1，2，3；将可变电阻的改成与电路板元件外形一样的1，2，3即可。
数字电路PCB设计的抗干扰考虑
在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性 的要求，避免在设计完成后再去进行抗干扰的补救措施。形成干扰的基本要素有三个：
（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt， di/dt大的地方就是干扰源。如：雷电、继电器、可控硅、电机、高频时钟等都可 能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传 播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的对象。如：A/D、D/A变换器，单片机，数字IC， 弱信号放大器等。
抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的 抗干扰性能。（类似于传染病的预防）
1 抑制干扰源
抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。这是抗干扰设计中最优 先考虑和最重要的原则，常常会起到事半功倍的效果。减小干扰源的du/dt主要是通过在干扰源两端
并联电容来实现。减小干扰源的 di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：
（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。仅加 续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可 动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF高频电容，以减小IC对电源的 影响。注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电 容的等效串联电阻，会影响滤波效果。
（5）布线时避免90度折线，减少高频噪声发射。
（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能 会把可控硅击穿的）。
按干扰的传播路径可分为传导干扰和辐射干扰两类。
所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和 有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。电源噪声的危害最大，要特别 注意处理。所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感 器件上加蔽罩。
切断干扰传播路径的常用措施如下：
（1）充分考虑电源对单片机的影响。电源做得好，整个电路的抗干扰就 解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。比如，可以利用磁珠和电容 组成π形滤波电路，当然条件要求不高时也可用100Ω电阻代替磁珠。
（2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。 控制电机等噪声器件，在I/O口与噪声源之 间应加隔离（增加π形滤波电路）。
（3）注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来，晶振外壳接地并固定。此措施可解决许多疑难问题。
（4）电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。
（5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已考虑此要求。
（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。 大功率 器件尽可能放在电路板边缘。
（7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件 如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。
2 提高敏感器件的抗干扰性能
提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声 的拾取，以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下：
（1）布线时尽量减少回路环的面积，以降低感应噪声。
（2）布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声。
（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。其它IC的闲置 端在不改变系统逻辑的情况下接地或接电源。
（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813， X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字 电路。
（6）IC器件尽量直接焊在电路板上，少用IC座。
电路设计中的IC代换技巧分析
一、直接代换
直接代换是指用其他IC不经任何改动而直接取代原来的IC，代换后不影响机器的主要性能与指标。
其代换原则是：代换IC的功能、性能指标、封装形式、引脚用途、引脚序号和间隔等几方面均相同。其中IC的功能相同不仅指功能相同；还应注意逻辑极性相同，即输出输入电平极性、电压、电流幅度必须相同。性能指标是指IC的主要电参数（或主要特性曲线）、最大耗散功率、最高工作电压、频率范围及各信号输入、输出阻抗等参数要与原IC相近。功率小的代用件要加大散热片。其中
1.同一型号IC的代换
同一型号IC的代换一般是可靠的，安装集成电路时，要注意方向不要搞错，否则，通电时集成电路很可能被烧毁。有的单列直插式功放IC，虽型号、功能、特性相同，但引脚排列顺序的方向是有所不同的。例如，双声道功放IC LA4507,引脚有“正”、“反”之分，其起始脚标注（色点或凹坑）方向不同：没有后 缀与后缀为"R"，的IC等，例如M5115P与M5115RP.
2.不同型号IC的代换
.型号前缀字母相同、数字不同IC的代换。这种代换只要相互间的引脚功能完全相同，其内部电路和电参数稍有差异，也可相互直接代换。如：伴音中放IC LA1363和LA1365,
后者比前者在IC第⑤脚内部增加了一个稳压二极管，其它完全一样。
.型号前缀字母不同、数字相同IC的代换。一般情况下，前缀字母是表示生产厂家及电路的类别，前缀字母后面的数字相同，大多数可以直接代换。但也数，虽数字相同，但功能却完全不同。例如，HA1364是伴音IC，而uPC1364是色解码IC；4558，8脚的是运算放大器NJM4558，14脚的是CD4558数字电路；故二者完全不能代换。
.型号前缀字母和数字都不同IC的代换。有的厂家引进未封装的IC芯片，然后加工成按本厂命名的产品。还有如为了提高某些参数指标而改进产品。这些产品常用不同型号进行命名或用型号后缀加以区别。例如，AN380与uPC1380可以直接代换；AN5620、TEA5620、DG5620等可以直接代换。
二、非直接代换
非直接代换是指不能进行直接代换的IC稍加修改外围电路，改变原引脚的排列或增减个别元件等，使之成为可代换的IC的方法。
代换原则：代换所用的IC可与原来的IC引脚功能不同、外形不同，但功能要相同，特性要相近：代换后不应影响原机性能。
1.不同封装
IC的代换
相同类型的IC芯片，但封装外形不同，代换时只要将新器件的引脚按原器件引脚的形状和排列进行整形。例如，AFT电路CA3064和CA3064E,前者为圆形封装，辐射状引脚：后者为双列直插塑料封装，两者内部特性完全一样，按引脚功能进行连接即可。双列 IC AN7114、AN7115与LA4100、 LA4102封装形式基本相同，引脚和散 热片正好都相差，180度。前面提到的AN5620带散热片双列直插16脚封装、TEA5620双列直插18脚封装，9、10脚位于集成电路的右边，相当于AN5620的散热片，二者其它脚排列一样，将9、10脚连起来接地即可使用。
2.电路功能相同但个别引脚功能不同lC的代换
代换时可根据各个型号IC的具体参数及说明进行。如电视机中的AGC、视频信号输出有正、负极性的区别，只要在输出端加接倒相器后即可代换。
3.类塑相同但引脚功能不同Ic的代换
这种代换需要改变外围电路及引脚排列，因而需要一定的理论知识、完整的资料和丰富的实践经验与技巧。
4、有些空脚不应擅自接地
内部等效电路和应用电路中有的引出脚没有标明，遇到空的引出脚时，不应擅自接地，这些引出脚为更替或备用脚，有时也作为内部连接。
5. 组合代换
组合代换就是把同一型号的多块IC内部未受损的电路部分，重新组合成一块完整的IC，用以代替功能不良的IC的方法。对买不到原配IC的情况下是十分适用的。但要求所利用IC内部完好的电路一定要有接口引出脚。
非直接代换关键是要查清楚互相代换的两种IC的基本电参数、内部等效电路、各引脚的功能、IC部元件之间连接关系的资料。实际操作时予以注意
~ 集成电路引脚的编号顺序，切勿接错；
~为适应代换后的IC的特点，与其相连的外围电路的元件要作相应的改变；
~电源电压要与代换后的工C相符，如果原电路中电源电压高，应设法降压；电压低，要看代换IC能否工作。
&n
bsp; ~代换以后要测量IC的静态工作电流，如电流远大于正常值，则说明电路可能产生自激，这时须进行去耦、调整。若增益与原来有所差别，可调整反馈电阻阻值： ~代换后IC的输入、输出阻抗要与原电路相匹配；检查其驱动能力。
~在改动时要充分利用原电路板上的脚孔和引
线，外接引线要求整齐，避免前后交叉，以便检查和防止电路自激，特别是防止高频自激；
~在通电前电源Vcc回路里最好再串接一直流电流表，降压电阻阻值由大到小观察集成电路总电流的变化是否正常。
6. 川分犷不元件代换IC
有时可用分立元件代换工C中被损坏的部分，使其恢复功能。代换前应了解该工C的内部功能原理、每个引出脚的正常电压、波形图及与外围元件组成电路的工作原理。同时还应考虑：
（1）信号能否从工C中取出接至外围电路的输入端：
（2）经外围电路处理后的信号，能否连接到集成电路内部的下一级去进行再处理（连接时的信号匹配应不影响其主要参数和性能）。如中放IC损坏，从典型应用电路和内部电路看，由伴音中放、鉴频以及晋频放大级成，可用情号汪入法找出损坏部分，若是音频放大部分损坏，则可用分立元件代替。
PCB布线
PCB">PCB布线
在PCB">PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB">PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB">PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB">PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB">PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
1 电源、地线的处理
既使在整个PCB">PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
（1）、众所周知的是在电源、地线之间加上去耦电容。
（2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB">PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
（3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2 数字电路与模拟电路的共地处理
现在有许多PCB">PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。
数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB">PCB对外界只有一个结点，所以必须在PCB">PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB">PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB">PCB上不共地的，这由系统设计来决定。
3 信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4 大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5 布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，
但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。{{分页}}
6 设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
（1）、线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
（2）、电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB">PCB中是否还有能让地线加宽的地方。
（3）、对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。
（4）、模拟电路和数字电路部分，是否有各自独立的地线。
（5）后加在PCB">PCB中的图形（如图标、注标）是否会造成信号短路。
（6）对一些不理想的线形进行修改。
（7）、在PCB">PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
（8）、多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。
下面的问题，属于网友经常提问的。现在把问题和解答整理出来。
A.常用软件的下载问题
B.Protel常见操作问题
C.Protel中常用元件的封装
D.由SCH生成PCB">PCB时提示出错(Protel)
E.电容，二极管，三极管，有源晶振等器件的极性
F.不同逻辑电平的接口 G.电阻，电容值的识别
A.常用软件的下载问题：
B.Protel常见操作问题:
★如何将原理图中的电路粘贴到Word中
tools->preferences->Graphical Editing,取消Add Template to Clipboard,然后
复制
★如何切换mil和mm单位
菜单View->Toggle Unit，或者按Q键
★取消备份及DDB文件减肥：
"File"菜单左边一个向下的灰色箭头
preference-->create backup files
design utilities-->perform compact after closing
★如何把SCH，PCB">PCB输出到PDF格式
安装Acrobat Distiller打印机，在acrobat 5.0以上版本中带的。然后在Protel里 的打印选项里，
选择打印机acrobat Distiller即可。
★如何设置和更改Protel的DRC(Design Rules Check）
菜单Design->rules。只针对常用的规则进行讲解：
* Clearance Constraint:不同两个网络的间距，一般设置>12 mil，加工都不会出 问题
* Routing Via Style:设置过孔参数，具体含义在属性里有图。一般hole size比导 线宽8mil以上，diameter
比hole size大10mil 以上
* Width Constraint:导线宽度设置，建议>10mil
C.Protel中常用元件的封装
以下元件在Protel DOS Schematic Libraries.ddb,Miscellaneous Devices.ddb(以 上
是schlib)Advpcb.ddb,Transistors.ddb,General IC.ddb(以上是PCB">PCBlib)等库文件中， 可
以使用通配符“*”进行查找。另外，希望大家把自己做的封装传到ftp上共享，这样可 以节省时间。{{分页}}
直插 表贴
电阻，小电感 axial0.3/axial0.4 0805/0603等
小电容 RAD0.1/ RAD0.2 0805/0603等 电解电容 (RB.2/.4) 1210/1812/2220等 小功率三极管 TO-92A/B
SOT-23
大功率三极管(三端稳压) T0-220
小功率二极管 DIODE-0.4 自己做
双列IC DIPxx SO-xx xx代表引脚 数
有源晶振 DIP14(保留四个顶点,去掉中间10个焊盘) 四方型IC 大部分需要自己用向导画,尺寸参照datasheet
接插件 SIPxx/IDCxx,DB9/DB25(注意male/female的区别)等 电位器，开关，继电器等 买好了元件，量好尺寸自己画
提醒:*使用封装时最好少用水平/垂直翻转功能
*自己建好的元件库或者PCB">PCB，一定要1:1的打印出来，和实际比较，以确保无误
*有条件的话，尽量先买好器件，再定封装，可以节省很多眼泪
D.由SCH生成PCB">PCB时提示出错(Protel)
sch编辑界面中选择design-->updatepcb,在出现的对话框中按“Preview Change”按 钮
，选中 Only show Errors会列出所有错误
错误类型 解决办法
1.footprint not found 确保所有的器件都指定了封装
确保指定的封装名与PCB">PCB中的封装名一致 确保你的库已经打开或者被添加
2.node not found 确认没有“footprint not found” 类型的错误
编辑PCB">PCBlib,将对应引脚名改成没有找到的那个node
3.Duplicate sheet number degisn-options-organization,给每张子电路图编
号
E.电容，二极管，三极管等器件的极性问题:
直插铝电解：负极附近有黑色的“-”标记，如果没有剪腿的话，长腿为正
贴片钽电解：有横杠的一头为正
二极管： 有圈的一头为负
小功率三极管 ____________________________ 贴片(SOT-23): 直插(TO-92)美国标准 | 有源晶振 |
C /^^/| | (以DIP14的引脚位置作参考)| _[]_ (俯视图) |^^^||(正视图) | ___ |
| | |___|| | NC 1 -|。 |-14 VCC |
[]--[] | | | | | | |
B E | | | | GND 7 -|___|-8 OUT | E B C |____________________________|
F.不同逻辑电平的接口问题:
CMOS<-->TTL 电源电压相同的条件下可以兼容
3.3V--->5V 一般可以直接驱动(以datasheet为准!)
5V--->3.3V 74LVT245/74LVT16245
5V<-->3.3V 74LVC4245/74LVC16245
ECL-->TTL MC10125
TTL-->ECL MC10124
G.电阻，电容值的识别
色环电阻:
黑 棕 红 橙 黄 绿 蓝 紫 灰 白
0 1 2 3 4 5 6 7 8 9
1.原理图常见错误：
（1）ERC报告管脚没有接入信号：
a. 创建封装时给管脚定义了I/O属性；
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；
c. 创建元件时pin方向反向，必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。
（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.
2.PCB中常见错误：
（1）网络载入时报告NODE没有找到：
a. 原理图中的元件使用了pcb库中没有的封装；
b. 原理图中的元件使用了pcb库中名称不一致的封装；
c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。
（2）打印时总是不能打印到一页纸上：
a. 创建pcb库时没有在原点；
b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小pcb, 然后移动字符到边界内。
（3）DRC报告网络被分成几个部分：
表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。
另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的DDB文件，减少文件尺寸和PROTEL僵死的机会。如果作较复杂得设计，尽量不要使用自动布线。 在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。
自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
1 电源、地线的处理
既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：
众所周知的是在电源、地线之间加上去耦电容。
尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm
对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)
用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。
2、数字电路与模拟电路的共地处理
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。
3、信号线布在电（地）层上
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。
4、大面积导体中连接腿的处理
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。
5、布线中网络系统的作用
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。
6、设计规则检查（DRC）
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面：
线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。
电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。
对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地
分开。
模拟电路和数字电路部分，是否有各自独立的地线。
后加在PCB中的图形（如图标、注标）是否会造成信号短路。
对一些不理想的线形进行修改。
在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。
多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。概述 本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。
2、设计流程
PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.
2.1 网表输入
网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。
2.2 规则设置
如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置
这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。
注意：
PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。
2.3 元器件布局
网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。2.3.1 手工布局
1. 工具印制板的结构尺寸画出板边（Board Outline）。
2. 将元器件分散（Disperse Components），元器件会排列在板边的周围。
3. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。
2.3.2 自动布局
PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。2.3.3 注意事项
a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器
件放在一起
b. 数字器件和模拟器件要分开，尽量远离
c. 去耦电容尽量靠近器件的VCC
d. 放置器件时要考虑以后的焊接，不要太密集
e. 多使用软件提供的Array和Union功能，提高布局的效率
2.4 布线
布线的方式也有两种，手工布线和自动布线。PowerPCB提供的手工布线功能十分强大，包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行，通常这两种方法配合使用，常用的步骤是手工—自动—手工。
2.4.1 手工布线
1. 自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如BGA，自动布线很难布得有规则，也要用手工布线。
2. 自动布线以后，还要用手工布线对PCB的走线进行调整。
2.4.2 自动布线
手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线器自动布线，结束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到100%，说明布局或手工布线有问题，需要调整布局或手工布线，直至全部布通为止。
2.4.3 注意事项
a. 电源线和地线尽量加粗
b. 去耦电容尽量与VCC直接连接
c. 设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线不被自动布线器重布
d. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布完线之后，使用Pour Manager的Plane Connect进行覆铜
e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚，修改属性，在Thermal选项前打勾
f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route）
2.5 检查
检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High Speed）和电源层（Plane），这些项目可以选择Tools->Verify Design进行。如果设置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。
注意：
有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。
2.6 复查
复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还
要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。
2.7 设计输出
PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计的成败，下面将着重说明输出光绘文件的注意事项。
a. 需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还要生成钻孔文件（NC Drill）
b. 如果电源层设置为Split/Mixed，那么在Add Document窗口的Document项选择Routing，并且每次输出光绘文件之前，都要对PCB图使用Pour Manager的Plane Connect进行覆铜；如果设置为CAM Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25层中选择Pads和Viasc. 在设备设置窗口（按Device Setup），将Aperture的值改为199 d. 在设置每层的Layer时，将Board Outline选上
e. 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line
f. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情况确定
g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动
h. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”检查
过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。
从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。
二、过孔的寄生电容
过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于： C=1.41εTD1/(D2-D1)
过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。
三、过孔的寄生电感
同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感： L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。
四、高速PCB中的过孔设计
通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过
孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：
1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内
存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。
2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄 生参数。
3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。
4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会 导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。
5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。
问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示
复：请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,因为那时保留字.
问：net名与port同名，pcb中可否连接
答复：可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张线路图可以用相同的NET名,它们不会因网络名是一样而连接.但请不要使用电源端口,因为那是全局的.
问：:请问在PROTEL99SE中导入PADS文件， 为何焊盘属性改了
复：这多是因为两种软件和每种版本之间的差异造成，通常做一下手工体调整就可以了。
问：请问杨大虾：为何通过软件把power logic的原理图转化成protel后，在protel中无法进行属性修改，只要一修改，要不不现实，要不就是全显示属性？谢谢！
复：如全显示，可以做一个全局性编辑，只显示希望的部分。
问：请教铺銅的原则？
复：铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.
问：请问Potel DXP在自动布局方面有无改进?导入封装时能否根据原理图的布局自动排开? 复：PCB布局与原理图布局没有一定的内在必然联系，故此，Potel DXP在自动布局时不会根据原理图的布局自动排开。（根据子图建立的元件类，可以帮助PCB布局依据原理图的连接）。
问：请问信号完整性分析的资料在什么地方购买
复：Protel软件配有详细的信号完整性分析手册。
问：为何铺铜，文件哪么大？有何方法？
复：铺铜数据量大可以理解。但如果是过大，可能是您的设置不太科学。
问：有什么办法让原理图的图形符号可以缩放吗？
复：不可以。
问：PROTEL仿真可进行原理性论证，如有详细模型可以得到好的结果
复：PROTEL仿真完全兼容Spice模型，可以从器件厂商处获得免费Spice模型，进行仿真。PROTEL也提供建模方法，具有专业仿真知识，可建立有效的模型。
问：99SE中如何加入汉字，如果汉化后好象少了不少东西！ 3-28 14:17:0 但确实少了不少功能！
复：可能是汉化的版本不对。
问：如何制作一个孔为2*4MM 外径为6MM的焊盘?
复：在机械层标注方孔尺寸。与制版商沟通具体要求。
问：我知道，但是在内电层如何把电源和地与内电层连接。没有网络表，如果有网络表就没有问题了
复：利用from-to类生成网络连接
问：还想请教一下99se中椭圆型焊盘如何制作？放置连续焊盘的方法不可取，线路板厂家不乐意。可否在下一版中加入这个设置项？
复：在建库元件时，可以利用非焊盘的图素形成所要的焊盘形状。在进行PCB设计时使其具有相同网络属性。我们可以向Protel公司建议。
问：如何免费获取以前的原理图库和pcb库
复：那你可以的WWW.PROTEL.COM下载
问：刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后册除字,可是本人试了一下,删除字后,空的没有,被覆铜 覆盖了,请问专家是否搞错了,你能不能试一下
复：字必须用PROTEL99SE提供的放置中文的办法，然后将中文（英文）字解除元件，（因为那是一个元件）将安全间距设置成1MIL，再覆铜，然后移动覆铜，程序会询问是否重新覆铜，回答NO。
问：画原理图时，如何元件的引脚次序？
复：原理图建库时，有强大的检查功能，可以检查序号，重复，缺漏等。也可以使用阵列排放的功能，一次性放置规律性的引脚。
问：protel99se6自动布线后，在集成块的引脚附近会出现杂乱的走线，像毛刺一般，有时甚至是三角形的走线，需要进行大量手工修正，这种问题怎么避免？
复：合理设置元件网格，再次优化走线。
问：用PROTEL画图，反复修改后，发现文件体积非常大（虚肿），导出后再导入就小了许多。为什么？？有其他办法为文件瘦身吗？
复：其实那时因为PROTEL的铺铜是线条组成的原因造成的，因知识产权问题，不能使用PADS里的“灌水”功能，但它有它的好处，就是可以自动删除“死铜”。致与文件大，你用WINZIP压缩一下就很小。不会影响你的文件发送。
问：请问：在同一条导线上，怎样让它不同部分宽度不一样，而且显得连续美观？谢谢！ 复：不能自动完成，可以利用编辑技巧实现。
liaohm问：如何将一段圆弧进行几等分？
fanglin163答复：利用常规的几何知识嘛。EDA只是工具。
问：protel里用的HDL是普通的VHDL
复：Protel PLD不是，Protel FPGA是。
问：补泪滴后再铺铜，有时铺出来的网格会残缺，怎么办？
复：那是因为你在补泪滴时设置了热隔离带原因，你只需要注意安全间距与热隔离带方式。
也可以用修补的办法。
问：可不可以做不对称焊盘？拖动布线时相连的线保持原来的角度一起拖动？
复：可以做不对称焊盘。拖动布线时相连的线不能直接保持原来的角度一起拖动。
问：请问当Protel发挥到及至时，是否能达到高端EDA软件同样的效果
复：视设计而定。
问：Protel DXP的自动布线效果是否可以达到原ACCEL的水平？
复：有过之而无不及。
问：protel的pld功能好象不支持流行的HDL语言？
复：Protel PLD使用的Cupl语言，也是一种HDL语言。下一版本可以直接用VHDL语言输入。
问：PCB里面的3D功能对硬件有何要求？
复：需要支持OpenGL.
问：如何将一块实物硬制版的布线快速、原封不动地做到电脑之中？
复：最快的办法就是扫描，然后用BMP2PCB程序转换成胶片文件，然后再修改，但你的PCB精度必须在0.2MM以上。BMP2PCB程序可在21IC上下载，你的线路板必须用沙纸打的非常光亮才能成功。
问：直接画PCB板时，如何为一个电路接点定义网络名？
复：在Net编辑对话框中设置。
问：怎么让做的资料中有孔径显示或符号标志，同allego一样
复：在输出中有选项，可以产生钻孔统计及各种孔径符号。
问：自动布线的锁定功能不好用，系统有的会重布，不知道怎么回事？
复：最新的版本无此类问题。
问：如何实现多个原器件的整体翻转
复：一次选中所要翻转的元件。
问：我用的p 99 版加入汉字就死机,是什么原因?
复：应是D版所致。
问：powpcb的文件怎样用PROTEL打开？
复：先新建一PCB文件，然后使用导入功能达到。
问：怎样从PROTEL99中导入GERBER文件
复：Protel pcb只能导入自己的Gerber,而Protel的CAM可以导入其它格式的Gerber.
问：如何把布好PCB走线的细线条部分地改为粗线条
复：双击修改+全局编辑。注意匹配条件。修改规则使之适应新线宽。
问：如何修改一个集成电路封装内的焊盘尺寸? 若全局修改的话应如何设置?
复：全部选定，进行全局编辑
问：如何修改一个集成电路封装内的焊盘尺寸?
复：在库中修改一个集成电路封装内的焊盘尺寸大家都知道，在PCB板上也可以修改。（先在元件属性中解锁）。
问：能否在做PCB时对元件符号的某些部分加以修改或删除？
复：在元件属性中去掉元件锁定，就可在PCB中编辑元件，并且不会影响库中元件。
问：该焊盘为地线，包地之后，该焊盘与地所连线如何设置宽度
复：包地前设置与焊盘的连接方式
问：为何99se存储时要改为工程项目的格式？
复：便于文件管理。
问：如何去掉PCB上元件的如电阻阻值，电容大小等等，要一个个去掉吗，有没有快捷方法
复：使用全局编辑，同一层全部隐藏
问：能告诉将要推出的新版本的PROTEL的名称吗？简单介绍一下有哪些新功能？protel手动布线的推挤能力太弱！
复：Protel DXP，在仿真和布线方面会有大的提高。
问：如何把敷铜区中的分离的小块敷铜除去
复：在敷铜时选择＂去除死铜＂
问：VDD和GND都用焊盘连到哪儿了，怎么看不到呀
复：打开网络标号显示。
问：在PCB中有画弧线? 在画完直线,接着直接可以画弧线具体如DOS版弧线模式那样!能实现吗?能的话,如何设置?
复：可以，使用shift+空格可以切换布线形式
问：protel99se9层次图的总图用edit\export spread生成电子表格的时候，却没有生成各分图纸里面的元件及对应标号、封装等。如果想用电子表格的方式一次性修改全部图纸的封装，再更新原理图，该怎么作？
复：点中相应的选项即可。
问：protel99se6的PCB通过specctra interface导出到specctra10.1里面，发现那些没有网络标号的焊盘都不见了，结果specctra就从那些实际有焊盘的地方走线，布得一塌糊涂，这种
情况如何避免？
复：凡涉及到两种软件的导入/导出，多数需要人工做一些调整。
问：在打开内电层时，放置元件和过孔等时，好像和内电层短接在一起了，是否正确 复：内电层显示出的效果与实际的缚铜效果相反，所以是正确的
问：protel的执行速度太慢，太耗内存了，这是为什么？而如allegro那么大的系统，执行起来却很流畅！
复：最新的Protel软件已不是完成一个简单的PCB设计，而是系统设计，包括文件管理、3D分析等。只要PIII,128M以上内存，Protel亦可运行如飞。
问：如何自动布线中加盲，埋孔？
复：设置自动布线规则时允许添加盲孔和埋孔
问：3D的功能对硬件有什么要求？谢谢，我的好象不行
复：请把金山词霸关掉
问：补泪滴可以一个一个加吗？
复：当然可以
问：请问在PROTEL99SE中倒入PADS文件， 为何焊盘属性改了，
复：这类问题，一般都需要手工做调整，如修改属性等。
问：protell99se能否打开orcad格式的档案，如不能以后是否会考虑添加这一功能？ 复：现在可以打开。
问：在99SEPCB板中加入汉字没发加，但汉化后SE少了不少东西！
复：可能是安装的文件与配置不正确。
问：SE在菜单汉化后，在哪儿启动3D功能？
复：您说的是View3D接口吗，请在系统菜单（左边大箭头下）启动。
问：请问如何画内孔不是圆形的焊盘？？？
复：不行。
问：在PCB中有几种走线模式?我的计算机只有两种,通过空格来切换
复：Shift＋空格
问：请问：对于某些可能有较大电流的线，如果我希望线上不涂绿油，以便我在其上上锡，以增大电流。我该怎么设计？谢谢！
复：可以简单地在阻焊层放置您想要的上锡的形状。
问：如何连续画弧线,用画园的方法每个弯画个园吗?
复：不用，直接用圆弧画。
问：如何锁定一条布线？
复：先选中这个网络，然后在属性里改。
问：随着每次修改的次数越来越多，protel文件也越来越大，请问怎么可以让他文件尺寸变小呢？
复：在系统菜单中有数据库工具。（Fiel菜单左边的大箭头下）。
wangjinfeng问：请问PROTEL中画PCB板如何设置采用总线方式布线？
高英凯答复：Shift＋空格。
问：如何利用protel的PLD功能编写GAL16V8程序？
复：利用protel的PLD功能编写GAL16V8程序比较简单，直接使用Cupl DHL硬件描述语言就可以编程了。帮助里有实例。Step by step.
问：我用99se6布一块4层板子，布了一个小时又二十分钟布到99.6％，但再过来11小时多以后却只布到99.9％！不得已让它停止了
复：对剩下的几个Net，做一下手工预布，剩下的再自动，可达到100％的布通。
问：在pcb多层电路板设计中，如何设置内电层？前提是完全手工布局和布线。 复：有专门的菜单设置。
问：protel PCB图可否输出其它文件格式,如HyperLynx的? 它的帮助文件中说可以,但是在菜单中却没有这个选项
复：现在Protel自带有PCB信号分析功能。
问：请问pcb里不同的net,最后怎么让他们连在一起？
复：最好不要这么做，应该先改原理图，按规矩来，别人接手容易些。
问：自动布线前如何把先布的线锁定？？一个一个选么？
复：99SE中的锁定预布线功能很好，不用一个一个地选，只要在自动布线设置中点一个勾就可以了。
问：PSPICE的功能有没有改变
复：在Protel即将推出的新版本中，仿真功能会有大的提升。
问：如何使用Protel 99se的PLD仿真功能？
复：首先要有仿真输入文件(.si)，其次在configure中要选择Absolute ABS选项，编译成功后，可仿真。看仿真输出文件。
问：protel.ddb历史记录如和删
复：先删除至回收战，然后清空回收站。
问：自动布线为什么会修改事先已布的线而且把它们认为没有布过重新布了而设置我也正确
了?
复：把先布的线锁定。应该就可以了。
问：布线后有的线在视觉上明显太差，PROTEL这样布线有他的道理吗（电气上） 复：仅仅通过自动布线，任何一个布线器的结果都不会太美观。
问：可以在焊盘属性中修改焊盘的X和Y的尺寸
复：可以。
问：protel99se后有没推出新的版本？
复：即将推出。该版本耗时2年多，无论在功能、规模上都与Protel99SE,有极大的飞跃。
问：99se的3d功能能更增进些吗？好像只能从正面看！其外形能自己做吗？
复：3D图形可以用 Ctrl + 上，下，左，右 键翻转一定的角度。不过用处不大，显卡要好才行。
问：有没有设方孔的好办法？除了在机械层上画。
复：可以，在Multi Layer上设置。
问：一个问题:填充时,假设布线规则中间距为20mil,但我有些器件要求100mil间距,怎样才能自动填充?
复：可以在design-->rules-->clearance constraint里加
问：在protel中能否用orcad原理图
复：需要将orcad原理图生成protel支持的网表文件,再由protel打开即可.
问：请问多层电路板是否可以用自动布线
复：可以的，跟双面板一样的，设置好就行了。
一、印刷线路元件布局结构设计讨论
一台性能优良的仪器，除选择高质量的元器件，合理的电路外，印刷线路板的元件布局和电气连线方向的正确结构设计是决定仪器能否可靠工作的一个关键问题，对同一种元件和参数的电路，由于元件布局设计和电气连线方向的不同会产生不同的结果，其结果可能存在很大的差异。因而，必须把如何正确设计印刷线路板元件布局的结构和正确选择布线方向及整体仪器的工艺结构三方面联合起来考虑，合理的工艺结构，既可消除因布线不当而产生的噪声干扰，同时便于生产中的安装、调试与检修等。
下面我们针对上述问题进行讨论，由于优良“结构”没有一个严格的“定义”和“模式”，因而下面讨论，只起抛砖引玉的作用，仅供参考。每一种仪器的结构必须根据具体要求（电气性能、整机结构安装及面板布局等要求），采取相应的结构设计方案，并对几种可行设计方案进行比较和反复修改。印刷板电源、地总线的布线结构选择----系统结构：模拟电路和数字电路在元件布局图的设计和布线方法上有许多相同和不同之处。模拟电路中，由于放大器的存在，由布线产生的极小噪声电压，都会引起输出信号的严重失真，在数字电路中，
TTL噪声容限为0.4V～0.6V,CMOS噪声容限为Vcc的0.3～0.45倍,故数字电路具有较强的抗干扰的能力。良好的电源和地总线方式的合理选择是仪器可靠工作的重要保证，相当多的干扰源是通过电源和地总线产生的，其中地线引起的噪声干扰最大。
二、印刷电路板图设计的基本原则要求
１．印刷电路板的设计，从确定板的尺寸大小开始，印刷电路板的尺寸因受机箱外壳大小限制，以能恰好安放入外壳内为宜，其次，应考虑印刷电路板与外接元器件（主要是电位器、插口或另外印刷电路板）的连接方式。印刷电路板与外接元件一般是通过塑料导线或金属隔离线进行连接。但有时也设计成插座形式。即：在设备内安装一个插入式印刷电路板要留出充当插口的接触位置。对于安装在印刷电路板上的较大的元件，要加金属附件固定，以提高耐振、耐冲击性能。
２．布线图设计的基本方法
首先需要对所选用元件器及各种插座的规格、尺寸、面积等有完全的了解；对各部件的位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度，走线短，交*少，电源，地的路径及去耦等方面考虑。各部件位置定出后，就是各部件的连线，按照电路图连接有关引脚，完成的方法有多种，印刷线路图的设计有计算机辅助设计与手工设计方法两种。 最原始的是手工排列布图。这比较费事，往往要反复几次，才能最后完成，这在没有其它绘图设备时也可以，这种手工排列布图方法对刚学习印刷板图设计者来说也是很有帮助的。计算机辅助制图，现在有多种绘图软件，功能各异，但总的说来，绘制、修改较方便，并且可以存盘贮存和打印。
接着，确定印刷电路板所需的尺寸，并按原理图，将各个元器件位置初步确定下来，然后经过不断调整使布局更加合理，印刷电路板中各元件之间的接线安排方式如下：
（１）印刷电路中不允许有交*电路，对于可能交*的线条，可以用“钻”、“绕”两种办法解决。即，让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交*的某条引线的一端“绕”过去，在特殊情况下如何电路很复杂，为简化设计也允许用导线跨接，解决交*电路问题。
（２）电阻、二极管、管状电容器等元件有“立式”，“卧式”两种安装方式。立式指的是元件体垂直于电路板安装、焊接，其优点是节省空间，卧式指的是元件体平行并紧贴于电路板安装，焊接，其优点是元件安装的机械强度较好。这两种不同的安装元件，印刷电路板上的元件孔距是不一样的。
（３）同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因两个接地点间的铜箔太长会引起干扰与自激，采用这样“一点接地法”的电路，工作较稳定，不易自激。 （４）总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列原则，切不可随便翻来复去乱接，级与级间宁肯可接线长点，也要遵守这一规定。特别是变频头、再生头、调频头的接地线安排要求更为严格，如有不当就会产生自激以致无法工作。调频头等高频电路常采用大面积包围式地线，以保证有良好的屏蔽效果。
（５）强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及其电压降，可减小寄生耦合而产生的自激。
（６）阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易发笛和吸收信号，引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射极引线等均属低阻抗走线，射极跟随器的基极走线、收录机两个声道的地线必须分开，各自成一路，一直到功效末端再合起来，如两路地线连来连去，极易产生串音，使分离度下降。
三、印刷板图设计中应注意下列几点
１．布线方向：从焊接面看，元件的排列方位尽可能保持与原理图相一致，布线方向最好与电路图走线方向相一致，因生产过程中通常需要在焊接面进行各种参数的检测，故这样做便于生产中的检查，调试及检修（注：指在满足电路性能及整机安装与面板布局要求的前提下）。
２．各元件排列，分布要合理和均匀，力求整齐，美观，结构严谨的工艺要求。 ３．电阻，二极管的放置方式：分为平放与竖放两种：
（１）平放：当电路元件数量不多，而且电路板尺寸较大的情况下，一般是采用平放较好；对于1/4W以下的电阻平放时,两个焊盘间的距离一般取4/10英寸，1/2W的电阻平放时,两焊盘的间距一般取5/10英寸；二极管平放时，1N400X系列整流管,一般取3/10英寸;1N540X系列整流管,一般取4～5/10英寸。
（２）竖放：当电路元件数较多，而且电路板尺寸不大的情况下，一般是采用竖放，竖放时两个焊盘的间距一般取1～2/10英寸。
４．电位器：IC座的放置原则
（１）电位器：在稳压器中用来调节输出电压，故设计电位器应满中顺时针调节时输出电压升高，反时针调节器节时输出电压降低；在可调恒流充电器中电位器用来调节充电电流折大小，设计电位器时应满中顺时针调节时，电流增大。电位器安放位轩应当满中整机结构安装及面板布局的要求，因此应尽可能放轩在板的边缘，旋转柄朝外。
（２）IC座：设计印刷板图时，在使用IC座的场合下，一定要特别注意IC座上定位槽放置的方位是否正确，并注意各个IC脚位是否正确，例如第1脚只能位于IC座的右下角线或者左上角，而且紧靠定位槽（从焊接面看）。
５．进出接线端布置
（１）相关联的两引线端不要距离太大，一般为2～3/10英寸左右较合适。
（２）进出线端尽可能集中在1至2个侧面，不要太过离散。
６．设计布线图时要注意管脚排列顺序，元件脚间距要合理。
７．在保证电路性能要求的前提下，设计时应力求走线合理，少用外接跨线，并按一定顺充要求走线，力求直观，便于安装，高度和检修。
８．设计布线图时走线尽量少拐弯，力求线条简单明了。
９．布线条宽窄和线条间距要适中，电容器两焊盘间距应尽可能与电容引线脚的间距相符；
１０．设计应按一定顺序方向进行，例如可以由左往右和由上而下的顺序进行 protel元件封装总结
零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念.因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件
不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。
电阻 AXIAL
无极性电容 RAD
电解电容 RB-
电位器 VR
二极管 DIODE
三极管 TO
电源稳压块78和79系列 TO－126H和TO-126V
场效应管 和三极管一样
整流桥 D－44 D－37 D－46
单排多针插座 CON SIP
双列直插元件 DIP
晶振 XTAL1
电阻：RES1，RES2，RES3，RES4；封装属性为axial系列
无极性电容：cap;封装属性为RAD-0.1到rad-0.4
电解电容：electroi;封装属性为rb.2/.4到rb.5/1.0
电位器：pot1,pot2；封装属性为vr-1到vr-5
二极管：封装属性为diode-0.4(小功率）diode-0.7(大功率）
三极管：常见的封装属性为to-18（普通三极管）to-22(大功率三极管）to-3(大功率达林
顿管）
电源稳压块有78和79系列；78系列如7805，7812，7820等
79系列有7905，7912，7920等
常见的封装属性有to126h和to126v
整流桥：BRIDGE1,BRIDGE2: 封装属性为D系列（D-44，D-37，D-46）
电阻： AXIAL0.3-AXIAL0.7 其中0.4-0.7指电阻的长度，一般用AXIAL0.4
瓷片电容：RAD0.1-RAD0.3。 其中0.1-0.3指电容大小，一般用RAD0.1
电解电容：RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小。一般<100uF用
RB.1/.2,100uF-470uF用RB.2/.4,>470uF用RB.3/.6
二极管： DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短，一般用DIODE0.4
发光二极管：RB.1/.2
集成块： DIP8-DIP40, 其中８－４０指有多少脚，８脚的就是
贴片电阻
0603表示的是封装尺寸 与具体阻值没有关系
但封装尺寸与功率有关 通常来说
0201 1/20W
0402 1/16W
0603 1/10W
0805 1/8W
1206 1/4W
电容电阻外形尺寸与封装的对应关系是:
0402=1.0x0.5
0603=1.6x0.8
0805=2.0x1.2
1206=3.2x1.6
DIP8
1210=3.2x2.5
1812=4.5x3.2
2225=5.6x6.5
关于零件封装我们在前面说过，除了DEVICE。LIB库中的元件外，其它库的元件都已经有了
固定的元件封装，这是因为这个库中的元件都有多种形式：以晶体管为例说明一下：
晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP之分，但
实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN的2N3054，则有
可能是铁壳的TO-66或TO-5，而学用的CS9013，有TO-92A，TO-92B，还有TO-5，TO-46，TO-5
2等等，千变万化。
还有一个就是电阻，在DEVICE库中，它也是简单地把它们称为RES1和RES2，不管它是100Ω
还是470KΩ都一样，对电路板而言，它与欧姆数根本不相关，完全是按该电阻的功率数来决
定的我们选用的1/4W和甚至1/2W的电阻，都可以用AXIAL0.3元件封装，而功率数大一点的话
，可用AXIAL0.4,AXIAL0.5等等。现将常用的元件封装整理如下：
电阻类及无极性双端元件 AXIAL0.3-AXIAL1.0
无极性电容 RAD0.1-RAD0.4
有极性电容 RB.2/.4-RB.5/1.0
二极管 DIODE0.4及 DIODE0.7
石英晶体振荡器 XTAL1
晶体管、FET、UJT TO-xxx(TO-3,TO-5)
可变电阻（POT1、POT2） VR1-VR5
当然，我们也可以打开C:\Client98\PCB98\library\advpcb.lib库来查找所用零件的对应封
装。
这些常用的元件封装，大家最好能把它背下来，这些元件封装，大家可以把它拆分成两部分
来记如电阻AXIAL0.3可拆成AXIAL和0.3，AXIAL翻译成中文就是轴状的，0.3则是该电阻在印
刷电路板上的焊盘间的距离也就是300mil（因为在电机领域里，是以英制单位为主的。同样
的，对于无极性的电容，RAD0.1-RAD0.4也是一样；对有极性的电容如电解电容，其封装为R
B.2/.4，RB.3/.6等，其中“.2”为焊盘间距，“.4”为电容圆筒的外径。
对于晶体管，那就直接看它的外形及功率，大功率的晶体管，就用TO—3，中功率的晶体管
，如果是扁平的，就用TO-220，如果是金属壳的，就用TO-66，小功率的晶体管，就用TO-5
，TO-46，TO-92A等都可以，反正它的管脚也长，弯一下也可以。
对于常用的集成IC电路，有DIPxx，就是双列直插的元件封装，DIP8就是双排，每排有4个引
脚，两排间距离是300mil,焊盘间的距离是100mil。SIPxx就是单排的封装。等等。
值得我们注意的是晶体管与可变电阻，它们的包装才是最令人头痛的，同样的包装，其管脚
可不一定一样。例如，对于TO-92B之类的包装，通常是1脚为E（发射极），而2脚有可能是
B极（基极），也可能是C（集电极）；同样的，3脚有可能是C，也有可能是B，具体是那个
，只有拿到了元件才能确定。因此，电路软件不敢硬性定义焊盘名称（管脚名称），同样的
，场效应管，MOS管也可以用跟晶体管一样的封装，它可以通用于三个引脚的元件。
Q1-B，在PCB里，加载这种网络表的时候，就会找不到节点（对不上）。
在可变电阻上也同样会出现类似的问题；在原理图中，可变电阻的管脚分别为1、W、及2，
所产生的网络表，就是1、2和W，在PCB电路板中，焊盘就是1，2，3。当电路中有这两种元
件时，就要修改PCB与SCH之间的差异最快的方法是在产生网络表后，直接在网络表中，将晶
体管管脚改为1，2，3；将可变电阻的改成与电路板元件外形一样的1，2，3即可。
[本日志由 风清扬 于 2006-02-24 01:11 PM 编辑]
[ 阅读字体大小：大 中 小 ] [ 收藏此页到： 新浪ViVi | 365Key | 博采中心 ]
引用通告地址 (0)：
/trackback.asp?tbID=18
/trackback.asp?tbID=18&CP=GBK
风清扬 于 2006-02-24 12:30 AM 发表评论：
元件封装小结
电阻：RES1，RES2，RES3，RES4；封装属性为axial系列
无极性电容：cap;封装属性为RAD-0.1到rad-0.4
电解电容：electroi;封装属性为rb.2/.4到rb.5/1.0
电位器：pot1,pot2；封装属性为vr-1到vr-5
二极管：封装属性为diode-0.4(小功率)diode-0.7(大功率)
三极管：常见的封装属性为to-18（普通三极管）to-22(大功率三极管)to-3(大功率达林顿管)
电源稳压块有78和79系列；78系列如7805，7812，7820等
79系列有7905，7912，7920等
常见的封装属性有to126h和to126v
整流桥：BRIDGE1,BRIDGE2: 封装属性为D系列（D-44，D-37，D-46）
电阻：AXIAL0.3-AXIAL0.7 其中0.4-0.7指电阻的长度，一般用AXIAL0.4 瓷片电容：RAD0.1-RAD0.3。 其中0.1-0.3指电容大小，一般用RAD0.1
电解电容：RB.1/.2-RB.4/.8 其中.1/.2-.4/.8指电容大小。一般<100uF用
RB.1/.2,100uF-470uF用RB.2/.4,>470uF用RB.3/.6
二极管：DIODE0.4-DIODE0.7 其中0.4-0.7指二极管长短，一般用DIODE0.4
发光二极管：RB.1/.2
集成块：DIP8-DIP40, 其中８－４０指有多少脚，８脚的就是DIP8 贴片电阻 0603表示的是封装尺寸 与具体阻值没有关系，但封装尺寸与功率有关通常来说如下：
0201 1/20W
0402 1/16W
0603 1/10W
0805 1/8W
1206 1/4W
电容电阻外形尺寸与封装的对应关系是：
0402=1.0mmx0.5mm
0603=1.6mmx0.8mm
0805=2.0mmx1.2mm
1206=3.2mmx1.6mm
1210=3.2mmx2.5mm
1812=4.5mmx3.2mm
2225=5.6mmx6.5mm
零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。是纯粹的空间概念因此不同的元件可共用同一零件封装，同种元件也可有不同的零件封装。像电阻，有传统的针插式，这种元件体积较大，电路板必须钻孔才能安置元件，完成钻孔后，插入元件，再过锡炉或喷锡（也可手焊），成本较高，较新的设计都是采用体积小的表面贴片式元件（SMD）这种元件不必钻孔，用钢膜将半熔状锡膏倒入电路板，再把SMD元件放上，即可焊接在电路板上了。
关于零件封装我们在前面说过，除了DEVICE。LIB库中的元件外，其它库的元件都已经有了固定的元件封装，这是因为这个库中的元件都有多种形式：以晶体管为例说明一下： 晶体管是我们常用的的元件之一，在DEVICE。LIB库中，简简单单的只有NPN与PNP之分，但实际上，如果它是NPN的2N3055那它有可能是铁壳子的TO—3，如果它是NPN的2N3054，则有可能是铁壳的TO-66或TO-5，而学用的CS9013，有TO-92A，TO-92B，还有TO-5，TO-46，TO-52等等，千变万化。还有一个就是电阻，在DEVICE库中，它也是简单地把它们称为RES1和RES2，不管它是100Ω还是470KΩ都一样，对电路板而言，它与欧姆数根本不相关，完全是按该电阻的功率数来决定的我们选用的1/4W和甚至1/2W的电阻，都可以用AXIAL0.3元件封装，而功率数大一点的话，可用AXIAL0.4,AXIAL0.5等等。现将常用的元件封装整理如下：
电阻类及无极性双端元件 AXIAL0.3-AXIAL1.0
无极性电容 RAD0.1-RAD0.4
有极性电容 RB.2/.4-RB.5/1.0
二极管 DIODE0.4及 DIODE0.7
石英晶体振荡器 XTAL1
晶体管、FET、UJT TO-xxx(TO-3,TO-5)
可变电阻（POT1、POT2） VR1-VR5
当然，我们也可以打开C:\Client98\PCB98\library\advpcb.lib库来查找所用零件的对应封装。
这些常用的元件封装，大家最好能把它背下来，这些元件封装，大家可以把它拆分成两部分来记如电阻AXIAL0.3可拆成AXIAL和0.3，AXIAL翻译成中文就是轴状的，0.3则是该电阻在印刷电路板上的焊盘间的距离也就是300mil（因为在电机领域里，是以英制单位为主的。同样的，对于无极性的电容，RAD0.1-RAD0.4也是一样；对有极性的电容如电解电容，其封装为RB.2/.4，RB.3/.6等，其中“.2”为焊盘间距，“.4”为电容圆筒的外径。 对于晶体管，那就直接看它的外形及功率，大功率的晶体管，就用TO—3，中功率的
晶体管，如果是扁平的，就用TO-220，如果是金属壳的，就用TO-66，小功率的晶体管，就用TO-5，TO-46，TO-92A等都可以，反正它的管脚也长，弯一下也可以。
对于常用的集成IC电路，有DIPxx，就是双列直插的元件封装，DIP8就是双排，每排有4个引脚，两排间距离是300mil,焊盘间的距离是100mil。SIPxx就是单排的封装。等等。 值得我们注意的是晶体管与可变电阻，它们的包装才是最令人头痛的，同样的包装，其管脚可不一定一样。例如，对于TO-92B之类的包装，通常是1脚为E（发射极），而2脚有可能是B极（基极），也可能是C（集电极）；同样的，3脚有可能是C，也有可能是B，具体是那个，只有拿到了元件才能确定。因此，电路软件不敢硬性定义焊盘名称（管脚名称），同样的，场效应管，MOS管也可以用跟晶体管一样的封装，它可以通用于三个引脚的元件。Q1-B，在PCB里，加载这种网络表的时候，就会找不到节点（对不上）。在可变电阻上也同样会出现类似的问题；在原理图中，可变电阻的管脚分别为1、W、及2，所产生的网络表，就是1、2和W，在PCB电路板中，焊盘就是1，2，3。当电路中有这两种元件时，就要修改PCB与SCH之间的差异最快的方法是在产生网络表后，直接在网络表中，将晶体管管脚改为1，2，3；将可变电阻的改成与电路板元件外形一样的1，2，3即可。
芯片封装缩略语介绍
1．BGA 球栅阵列封装
2．CSP 芯片缩放式封装
3．COB 板上芯片贴装
4．COC 瓷质基板上芯片贴装
5．MCM 多芯片模型贴装
6．LCC 无引线片式载体
7．CFP 陶瓷扁平封装
8．PQFP 塑料四边引线封装
9．SOJ 塑料J形线封装
10．SOP 小外形外壳封装
11．TQFP 扁平簿片方形封装
12．TSOP 微型簿片式封装
13．CBGA 陶瓷焊球阵列封装
14．CPGA 陶瓷针栅阵列封装
15．CQFP 陶瓷四边引线扁平
16．CERDIP 陶瓷熔封双列
17．PBGA 塑料焊球阵列封装
18．SSOP 窄间距小外型塑封
19．WLCSP 晶圆片级芯片规模封装
20．FCOB 板上倒装片
芯片封装技术简介
2005-1-6 17:16:19
（华强电子世界网讯） 我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是是采用何种封装形式呢？并且这些封装形式又有什么样的技术特点以及优越性呢？那么就请看看下面的这篇文章，将为你介绍个中芯片封装形式的特点和优点。 一 DIP双列直插式封装
DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU
芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：
1.适合在PCB(印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。
二 QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。
PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
QFP/PFP封装具有以下特点：
1.适用于SMD表面安装技术在PCB电路板上安装布线。
2.适合高频使用。
3.操作方便，可靠性高。
4.芯片面积与封装面积之间的比值较小。
Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
三 PGA插针网格阵列封装
PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2-5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。 ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。
PGA封装具有以下特点：
1.插拔操作更方便，可靠性高。
2.可适应更高的频率。
Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。
四 BGA球栅阵列封装
随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片（如图形芯片与芯片组等）皆转而使用BGA(Ball Grid Array Package)封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。
BGA封装技术又可详分为五大类：
1.PBGA（Plasric BGA）基板：一般为2-4层有机材料构成的多层板。Intel系列CPU中，Pentium II、III、IV处理器均采用这种封装形式。
2.CBGA（CeramicBGA）基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片（FlipChip，简称FC）的安装方式。Intel系列CPU中，Pentium I、II、Pentium Pro处理器均采用过这种封装形式。
3.FCBGA（FilpChipBGA）基板：硬质多层基板。
4.TBGA（TapeBGA）基板：基板为带状软质的1-2层PCB电路板。
5.CDPBGA（Carity Down PBGA）基板：指封装中央有方型低陷的芯片区（又称空腔区）。 BGA封装具有以下特点：
1.I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。
2.虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。
3.信号传输延迟小，适应频率大大提高。
4.组装可用共面焊接，可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。19xx年，日本西铁城（Citizen）公司开始着手研制塑封球栅面阵列封装的芯片（即BGA）。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。19xx年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中（即奔腾II、奔腾III、奔腾IV等），以及芯片组（如i850）中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在20xx年为12亿块，预计20xx年市场需求将比20xx年有70%以上幅度的增长。
五 CSP芯片尺寸封装
随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP(Chip Size Package)。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒（Die）大不超过1.4倍。 CSP封装又可分为四类：
1. Lead Frame Type(传统导线架形式)，代表厂商有富士通、日立、Rohm、高士达（Goldstar）等等。
2. 2.Rigid Interposer Type(硬质内插板型)，代表厂商有摩托罗拉、索尼、东芝、松下等等。
3.Flexible Interposer Type(软质内插板型)，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气（GE）和NEC。
4.Wafer Level Package(晶圆尺寸封装)：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点：
1.满足了芯片I/O引脚不断增加的需要。
2.芯片面积与封装面积之间的比值很小。
3.极大地缩短延迟时间。
CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电（IA）、数字电视（DTV）、电子书（E-Book）、无线网络WLAN／GigabitEthemet、ADSL／手机芯片、蓝芽（Bluetooth）等新兴产品中。
六 MCM多芯片模块
为解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性
的芯片，在高密度多层互联基板上用SMD技术组成多种多样的电子模块系统，从而出现MCM(Multi Chip Model)多芯片模块系统。
MCM具有以下特点：
1.封装延迟时间缩小，易于实现模块高速化。
2.缩小整机/模块的封装尺寸和重量。
3.系统可靠性大大提高。
结束语
总之，由于CPU和其他超大型集成电路在不断发展，集成电路的封装形式也不断作出相应的调整变化，而封装形式的进步又将反过来促进芯片技术向前发展。
集成电路封装缩写
BGA（Ball Grid Array）：球栅阵列，面阵列封装的一种。
QFP（Quad Flat Package）：方形扁平封装。
PLCC（Plastic Leaded Chip Carrier）：有引线塑料芯片栽体。
DIP（Dual In-line Package）：双列直插封装。
SIP（Single inline Package）：单列直插封装
SOP（Small Out-Line Package）：小外形封装。
SOJ（Small Out-Line J-Leaded Package）：J形引线小外形封装。
COB（Chip on Board）：板上芯片封装。
Flip-Chip：倒装焊芯片。
片式元件（CHIP）：片式元件主要为片式电阻、片式电容、片式电感等无源元件。根据引脚的不同，有全端子元件（即元件引线端子覆盖整个元件端）和非全端子元件，一般的普通片式电阻、电容为全端子元件，而像钽电容之类则为非全端子元件。
THT（Through Hole Technology）：通孔插装技术
SMT（Surface Mount Technology）：表面安装技术
最后一环表示精度,离其他几环比较远(一般是棕色)
倒数第二环表示阶数(10^n)
前面的是有效数字
例: “绿棕黑黑棕”这个电阻是510欧
小电容:
通常以三位数标注,以pf为单位
前两位是有效数字,最后一位表示阶数（为0时，可以空缺):
例:“332”这个电容是3300 pf
“471”这个电容是470pf
“47”这个电容是47pF