大学物理实验预习报告

第二篇：数字逻辑实验预习报告

实验一  组合逻辑电路的分析

一、实验目的

1、掌握一般组合电路的分析与设计方法；

2、用实验验证所设计电路的逻辑功能；

3、掌握半加器和全加器的逻辑功能及测试方法；

4、掌握门电路逻辑功能的测试方法；

二、实验预习要求

1、复习各基本门电路的工作原理，写出相应的符号、逻辑表达式和真值表；

2、写出半加器和全加器的真值表、卡诺图及逻辑表达式；

3、掌握组合逻辑电路的分析方法和设计步骤；

4、根据表1.1设计半加器电路；

5、根据表1.2设计全加器电路；

三、实验原理

组合逻辑电路的逻辑功能上的特点是：这种电路任何时刻的输出仅仅取决于该时刻的输入信号，而与这一时刻输入信号作用前电路原来的状态没有任何关系；在电路结构上基本上由逻辑门电路组成；只有从输入到输出的通路，没有从输出到输入的回路；这种电路没有记忆功能。

组合逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，从而了解给定逻辑电路的逻辑功能。

组合逻辑电路的分析方法按下列步骤进行：

(1)        根据给定组合逻辑电路的逻辑图，从输入端开始，根据器件的基本功能逐级推导出输出端的逻辑函数表达式；

(2)        由已写出的输出函数表达式，列出它的真值表；

(3)        从逻辑函数表达式或真值表，概括出给定组合逻辑电路的逻辑功能。

组合逻辑电路的设计。就是如何根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。

半加器和全加器都是常用的、也是最简单的数字电路。

1、半加器

          

表1.1 半加器的真值表表   

其中和表示两个加数，表示和数，表示进位。有以下逻辑关系：

               

2、全加器

1.2 全加器的真值表

其中和表示两个加数，表示来自低位的进位，表示相加后的和数，表示进位。有以下逻辑关系：

       

四、实验内容和步骤

1、半加器

A、开启数字实验箱；

B、检查各部分元件是否正常工作，导线连接是否良好；

C、根据集成块的逻辑功能检查各个集成块是否良好；

D、按照半加器的电路要求进行电路连线；(这里所给出的仅仅是半加器的一种电路实现方式，同学们也可以采用其它的电路方式来实现)。

 

图1.1 半加器电路示意图

E、书写出逻辑表达式，并验证其逻辑关系；

F、列出真值表，并进行化简；用简化的电路再次验证其逻辑功能；

G、依次将和按照表1的状态输入，用万用表测量和端的电位，并将其转换位逻辑状态，与表1.1进行比较。

2、全加器

A、开启数字实验箱；

B、检查各部分元件是否正常工作，导线连接是否良好；

C、根据集成块的逻辑功能检查各个集成块是否良好；

D、按照全加器的电路要求进行电路连线；

图1.2 全加器电路示意图

E、书写出逻辑表达式，并验证其逻辑关系；

F、列出真值表，验证其逻辑功能；

G、按照表1.2，固定和的状态，端加入CP连续脉冲，观测和的相位关系。

六、实验报告要求

1、整理实验结果、图表，并对实验结果进行分析讨论；

2、总结组合逻辑电路的分析和设计方法；

3、记录实验中出现的问题(如竞争冒险)，尝试消除此现象方法；

4、如有不同的方案实现同一要求，试比较各自优缺点。

七、主要实验设备

直流稳压电源

万用表，示波器

数字实验箱

集成门逻辑块若干

八、思考题

试设计一个减法器电路。

九、实验属性

该实验属于验证性实验。

实验二  组合逻辑集成器件

一、实验目的

1、掌握数据选择器和集成译码器的原理及功能测试；

2、了解数据选择器作为多路开关和实现函数的作用；

3、了解译码器的作用；

4、加深理解组合电路设计过程。

二、实验预习要求

1、复习数据选择器的工作原理，写出八选一74LS151的真值表及其函数表达式，画出以上两集成电路的外引脚排列分布图。熟悉各引脚的功能和接法。

2、列出集成3线-8线译码器74LS138的真值表，画出其外引脚排列分布图。

3、完成设计任务1的电路图。

三、设计任务和要求

1、有一个楼梯口电灯控制电路，能分别从三处控制其灯亮、灭，其真值表如2.1，要求用两种方法实现：

                               表2.1

(1) 用数据选择器；

(2) 用逻辑门电路；

按照设计图完成接线和调试。

2、图2.1为两个三位二进制数的比较电路，按下图完成接线，并验证  时，而时。

 

                         

  图2.1

四、实验报告要求

1、论述实验原理；

2、记录实验数据、波形、实验现象及调试过程；

5、体会与总结。

五、主要实验设备

示波器

万用表

集成逻辑门若干

电容、电阻若干

六、思考题

1、用具有n个地址输入端的数据选择器如何实现m变量的逻辑函数(分为n<m和n>m两种情况)？

2、举例并总结数据选择器的扩展功能，如何实现？

七、实验属性

该实验属于验证性实验。

实验三  触发器

一、实验目的

1、熟悉各种触发器的工作原理，逻辑功能及其测试方法；

2、掌握几种主要触发器之间的相互转换方法；

3、验证各种触发器的逻辑功能；

4、掌握用触发器构成计数器的基本技能。

二、实验预习要求

1、复习触发器的工作原理和逻辑功能(注意异步输入端、的功能)，设计出功能测试记录表；

2、画出用D触发器构成异步八进制(即三位二进制)加法及减法计数器的原理接线图；

3、画出用JK触发器和门电路构成十进制计数器的原理图，及结合所选芯片对应的接线图。

三、实验原理

在数字系统中，常常需要存储一些数字信息。触发器是具有记忆功能、能存储数字信息的最常用的一种基本单元电路。触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

1、基本RS触发器

图3.1 基本RS与非门触发器的基本电路示意图

由两个与非门交叉耦合构成的基本触发器具有置0、置1及保持的功能。因为=0时触发器被置1，通常称端为置1端，是低电平有效。因为=0时触发器置0，端称为置0端，是低电平有效。基本触发器又称为置0置1触发器，或称为-触发器。

2、D触发器

图3.2 钟控D触发器的基本电路示意图

当CP=0时，=1，=1，触发器的状态Q维持不变。当CP=1时，，=D，触发器状态将发生转移。由于D触发器的下一状态始终和D输入一致，因此，又称D触发器为锁存器或延迟触发器。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。

3、JK触发器

钟控J-K触发器的电路如图5.3所示，门G₁和G₂构成基本触发器，门G₃和G₄构成触发导引电路。

图5.3 钟控JK触发器的基本电路示意图

四、实验内容和步骤

1、基本RS触发器

用与非门接成基本RS触发器，列表记录不同、输入时Q及端状态，注意观察其“不定状态”；

2、测试JK、D触发器的逻辑功能，并分别选用四个JK、D触发器备用。要求完成真值表测试；

3、用三个D触发器，接成一个八进制、异步加法及减法计数器，分别测试其真值表，观察并画出的波形；

五、选作内容

1、试设计一电路，当输入A、B的信号相同时，在CP脉冲作用下，使触发器的输出为“0”，否则为“1”。

2、集成维持-阻塞型D触发器逻辑功能测试

1) 异步置位端和置位端(、)的功能测试

步骤自拟，列表表示出实验结果。

2) 逻辑功能测试

A、列表表示出D、CP的前后沿，和之间的关系；

B、以表中结果验证D触发器的逻辑功能，观察其触发方式是什么？(是上升沿触发还是下降沿触发？)

3) 维持-阻塞作用的观察

A、使CP=1，改变D端输入信号，观察触发器的状态是否改变。

B、再使CP由1→0，观察触发器是否发生翻转。

六、实验报告要求

1、设计的表格应能清楚反映出各输入量与输出量之间的关系，将测试结果填表后应写明由该表所得的结论。

2、记录波形图时应注意时间相位关系，要相对于时钟波形来画。

3、触发器的转换须列出详细设计过程，画出转换后的电路图。

4、整理实验测量结果，总结触发器的特点。

5、总结与体会。

七、主要实验设备

双踪示波器，万用表

数字实验箱

集成逻辑门若干，触发器

八、思考题

1、在R-S触发器中，对触发器脉冲的宽度有何要求？

2、为什么由与非门构成的基本RS触发器的约束条件为SR=0？如果由或非门构成，则约束条件是什么？

3、能够用实验方法判断两个JK触发器中，哪一个是维持-阻塞型结构？哪一种是主从结构？

九、注意事项

1、在静态测试中，为了防止因开关触点机械抖动可能造成的触发器误动作，CP端应采用数字实验箱内的单脉冲输入。

2、注意脉冲的触发方式，是上升沿触发还是下降沿触发。

十、实验属性

该实验属于验证性实验。

实验四  计数、译码和显示电路

一、实验目的

1、掌握中规模集成计数器的逻辑功能和使用方法；

2、了解译码器与显示器的作用；

3、学习集成触发器构成计数器的方法；

二、实验预习要求

1、画出74LS90外引线排列图，复位/计数功能表；

2、根据74LS90的逻辑电路图，熟悉其各种功能；

3、画出实验要求实现的六进制、九进制、七进制、二十四进制以及六十进制的接线逻辑图；

4、复习计数器电路的工作原理；

5、复习实现任意进制计数的方法。

三、实验原理

计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。

计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等。

中规模集成同步计数器的产品型号比较多，其电路结构是在基本计数器(如二进制计数器、二-十进制计数器)的基础上增加了一些附加电路，以扩展其功能。

74LS90是具有分别进行二进制计数和五进制计数的电路，它可以连成8421码或5421码的十进制计数器。作二进制计数时，计数输入用为输入端，为输出端；作五进制计数时，计数输入用为输入端，而、、为输出端。按接线方式不同构成8421码或5421码十进制计数器，复位“0”时，输入端和皆为高电平，置位“9”时，和皆为高电平；用作计数时，和其中之一或两者同时接低电平，和其中之一或两者同时接低电平(接地)；若输出与输入相连接，则作BCD计数。

在数字系统中，常常需要将被测量或数值运算结果用十进制数码显示出来。由于显示器件和显示方式不同，其译码电路也不相同。常用的是七段显示，如图所示。当给其中某些段加有一定驱动电压或电流时，这些段发光，显示出相应的十进制数码。把输入的二-十进制代码转换成十进制数码各段驱动信号的电路为显示译码器。

(a)

(b)

图4.1  七段显示的数字图形

四、实验内容和步骤

1、验证74LS90功能

1) 将74LS90电源和接地端分别接好，将、之一接地，将、、和接数字实验箱上译码器输入端A、B、C和D端，接单次脉冲。按动数次，观察显示器数字，说明此时是几进制。

2) 将悬空(或接高电平)，将接单次脉冲，按动数次，说明此时是几进制。

3) 将接，接单次脉冲或连续脉冲，观察此时为几进制。

4) 仍然按照步骤3)所示进行连线，将、悬空，将之一接地，观察此时显示的数字；然后将之一接地，将、悬空，观察此时显示的数字；当、、、都悬空，观察此时显示的数字，说明和的优先级别。将观察结果填入表中(表格自拟)。

2、用74LS90实现N进制(反馈归零法)

1) 将74LS90接成六进制计数器，将接1~2Hz的连续脉冲，观察数码管数字，验证其是几进制。

清零后，逐个送入单次脉冲，观察并记录、、、状态。

将单次脉冲改为1Hz的连续脉冲，观察并记录、、、的状态。

2) 将74LS90接成九进制计数器，接连续脉冲，同步骤1)，观察显示数字与波形。

3) 将74LS90接成七进制计数器，接连续脉冲，同步骤1)，观察显示数字与波形。

3、用74LS90实现N>10的任意进制计数器

1) 用两片74LS90接成二十四进制，用反馈归零法，不用门电路实现之；

2) 用两片74LS90接成六十进制，用反馈归零法，不用门电路实现之。

五、选作内容

1、用74LS90实现九十九进制计数器，电路用反馈归零法，验证其逻辑功能。

2、将接频率高(H)的脉冲源，用逻辑测试仪观察、、、和的波形，比较它们的相位、进位关系。

六、实验报告要求

1、列表记录所做N进制计数器的真值表；

2、画出所做N进制计数器的波形图；

3、总结N进制计数器的设计方法；

4、画出实验线路图，对实验结果进行分析；

5、总结使用集成计数器的体会。

七、主要实验设备

数字逻辑箱一个

示波器一台

万用表一个

型号为74LS90、74LS20、74LS00等的集成逻辑门若干

八、思考题

1、将两位十进制加法计数器改为两位十进制减法计数器，实现由99~00递减计数，请同学们考虑应该如何实现？应该选用什么集成逻辑门？

2、设计一个六十进制计数器

九、实验注意事项

1、74LS90芯片的电源端、接地端与其它芯片不同，注意接法，严禁接错。

十、实验属性

该实验属于综合性实验。