《计算机组成原理》学科复习总结
★第一章 计算机系统概论
v 本章内容：本章主要讲述计算机系统的组成、计算机系统的分层结构、以及计算机的一些主要指标等
v 需要掌握的内容：计算机软硬件的概念，计算机系统的层次结构、体系结构和计算机组成的概念、冯.诺依曼的主要思想及其特点、计算机的主要指标
v 本章主要考点：概念
1、当前的CPU由那几部分组成组成？
控制器、运算器、寄存器、cache (高速缓冲存储器)
2、一个完整的计算机系统应包括那些部分？
配套的硬件设备和软件系统
3、什么是计算机硬件、计算机软件？各由哪几部分组成？它们之间有何联系？
计算机硬件是指计算机的实体部分，它由看得见摸得着的各种电子元器件，各类光、电、机设备的实物组成。主要包括运算器(ALU)、控制器(CU)、存储器、输入设备和输出设备五大组成部分。软件是计算机程序及其相关文档的总称，主要包括系统软件、应用软件和一些工具软件。软件是对硬件功能的完善与扩充，一部分软件又是以另一部分软件为基础的再扩充。
4、冯·诺依曼计算机的特点
l 计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成
l 指令和数据以同等地位存于存储器内，可按地址寻访
l 指令和数据用二进制表示
l 指令由操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置
l 指令在存储器内按顺序存放
l 机器以运算器为中心，输入输出设备和存储器间的数据传送通过运算器完成
5、计算机硬件的主要技术指标
l 机器字长：CPU 一次能处理数据的位数，通常与 CPU 中的寄存器位数有关
l 存储容量：存储容量 = 存储单元个数 × 存储字长；MAR（存储器地址寄存器）的位数反映存储单元的个数，MDR（存储器数据寄存器）反映存储字长
主频
吉普森法
l 运算速度 MIPS 每秒执行百万条指令
CPI 执行一条指令所需的时钟周期数
FLOPS 每秒浮点运算次数
◎第二章 计算机的发展及应用
v 本章内容：本章主要讲述计算机系统、微型计算机系统的发展过程以及应用。
v 需要掌握的内容：计算机的发展的不同阶段区分的方法、微型计算机发展中的区分、摩尔定律
v 本章主要考点：概念
1、解释摩尔定律
微芯片上集成的晶体管数目每3年翻两番，每18个月翻一番
2、计算机发展的不同时期是如何区分的？
主要以组成计算机基本电路的元器件为依据进行区分，如电子管、晶体管、集成电路等
3、计算机能够直接识别和处理的语言是什么语言？
机器语言
★第三章 系统总线
v 本章内容：本章主要讲述计算机系统的总线类型、总线分类、总线性能、总线结构以及总线仲裁和总线控制。
v 需要掌握的内容：总线的概念、总线的分类、总线的性能指标、总线标准、特殊标准总线的特点、不同总线类型对计算机的影响、总线的控制以及总线的仲裁；总线仲裁方式的优劣分析
v 本章主要考点：概念和一些简单的计算
1、为了解决多个 主设备 同时竞争总线控制权，必须具有 总线仲裁 部件。
2、在 A的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。
A）单总线 B）双总线 C）三总线 D）多总线
3、计算机使用总线结构的主要优点是便于实现积木化，同时 C 。
A）减少了信息传输量 B）提高了信息传输的速度
C）减少了信息传输线的条数 D）加重了CPU的工作量
4、从信息流的传送效率来看， A 工作效率最低。
A） 单总线系统 B） 双总线系统
C） 三总线系统 D） 多总线系统
5、集中式总线仲裁中，______响应时间最快。( B)
A） 菊花链方式 B） 独立请求方式
C） 计数器定时查询方式
6、三种集中式总线仲裁中，_____方式对电路故障最敏感。(A)
A）链式查询 B）计数器定时查询 C）独立请求
7、下列选项中的英文缩写均为总线标准的是 (D)
A） ISA、CPI、VESA、EISA
B） PCI、CRT、USB、EISA
C） ISA、SCSI、RAM、MIPS
D） ISA、EISA、PCI、PCI-Express
8、同步控制是______。(C)
A） 只适用于CPU控制的方式
B） 只适用于外围设备控制的方式
C） 由统一时序信号控制的方式
D） 所有指令执行时间都相同的方式
9、什么是系统总线？什么是局部总线？
系统总线是微型计算机系统的公共总线，是多处理机系统中各个处理机模块之间的公共总线，因此也称作全局总线。它支持多个处理机模块之间的以及和它们的共享模块之间的数据交互。
局部总线是微处理器模块具有的本地总线，它可连接多个非主模块，但与系统总线上的其他主模块无关。局部总线也称作本地总线，如PCI总线、IP总线、IO CHANNEL等等。
★第四章 存储器（重点）
v 本章内容：本章主要讲述计算机中的存储系统。分为三个层次介绍。主存、高速缓存、虚拟存储器
v 需要掌握的内容：存储系统的层次结构、主存储器的分类、性能以及扩展存储器的一般方法；高速缓存的概念、地址映射方法、替换算法、性能以及实现；虚拟存储器的概念、页式存储器管理、段式存储器管理以及地址变换方法；磁盘存储器的管理、柱面、磁道、扇区以及簇的基本概念，磁盘容量的计算以及文件分配表的使用等
v 本章主要考点：概念、★替换算法（某种算法）、★主存储器的设计、★磁盘容量的计算
1、为什么存储器要采用分层结构？
在微计算机存储器系统的设计当中，需要考虑容量、存取时间和价格三个因素，但这三者之间的关系又是互相制约的。为了实现快的访问速度和大的存储容量，同时价格还要相对低廉，于是提出了分层的存储器结构。
2、主存储器的性能指标主要是 存储容量 、 存取时间 、存储周期和存储器带宽。
3、半导体只读存储器(ROM)与半导体随机存储器(RAM)的主要区别在于（A）
A） ROM可永久保存信息,RAM在掉电后,原存信息会消失
B） ROM在掉电后,原存信息会丢掉,RAM永久保存信息
C） RAM是内存,ROM是外存
D） ROM是内存,RAM是外存
4、读写存储器简称为(A)
A） RAM B） ROM C） PROM D） EPROM
5、计算机的内存储器比外存储器(B)
A） 更便易 B） 存取速度快
C） 存储容量更大 D） 虽贵但能存储更多的信息
6、主存储器容量为1MB，虚存容量为4GB，则虚拟地址为 32 位，物理地址为 20 位。
7、已知cache 命中率 H=0.98，主存存取周期为200ns，且为cache的4倍，则cache-主存的平均（或等效）访问时间为 54ns 。
8、主存贮器和CPU之间增加cache的目的是 A 。
A） 解决CPU和主存之间的速度匹配问题
B） 扩大主存贮器的容量
C） 扩大CPU中通用寄存器的数量
D） 扩大外存的容量
9、在主存和CPU之间增加cache存储器的目的是 C 。
A） 增加内存容量 B） 提高内存可靠性
C） 解决CPU和主存之间的速度匹配问题
D） 增加内存容量，同时加快存取速度
10、在虚拟存储器中，当程序正在执行时，由______完成地址映射。（A）
A） 操作系统 B） 装入程序 C） 程序员 D） 编译器
11、采用虚拟存储器的目的是______。（B）
A） 提高主存储器的存取速度
B） 扩大主存储器的存储空间，并能进行自动管理和调度
C） 提高外存储器的存取速度
D） 扩大外存储器的存储空间
12、相联存储器是按_____进行寻址的存储器。（C）
A） 地址指定方式 B） 堆栈存取方式
C） 内容指定方式 D） 地址指定方式与堆栈存取方式结合
13、存储周期是指______。（C）
A） 存储器的读出时间 B） 存储器的写入时间
C） 存储器进行连续读和写操作所允许的最短时间间隔
D） 存储器进行连续写操作所允许的最短时间间隔
14、硬盘工作时，数特别注意避免______。（C）
A） 光线直射 B） 环境卫生不好 C） 强烈震动 D） 噪声
15、解释什么是FAT？
FAT是操作系统对磁盘进行管理时使用的一个线性链表，他存储一个文件在磁盘中占用的存储区域位置，在该表中存储文件后续区域所占用的簇号，又称为文件分配表。
16、磁盘碎块整理的目的是什么？
磁盘使用一段时间后，由于反复的复制、生成和删除文件，使文件在磁盘上的存储位置不连续，导致计算机在读取磁盘数据时，花费的时间就要长一些，直接影响到计算机的运行速度，所以要定期整理磁盘，让每个文件不再破碎，以提高计算机运行速度。
17、在一个Cache存储系统中，主存储器的访问周期、存储容量和单位价格分别为60ns、64MB和10元/MB，Cache的访问周期、存储容量和单位价格分别为10ns、512KB和100元/MB，Cache的命中率为0.98。
(1)计算这个Cache存储系统的等效访问周期、存储容量和单位价格。
(2)计算这个Cache存储系统的访问效率。
解：(1)这个Cache存储系统的等效访问周期：
T＝Tc*H＋Tm（1－H）＝10ns×0.98＋60ns×（1－0.98）＝11ns
等效存储容量： S＝64MB
等效单位价格： C＝（Cc*Sc ＋ Cm*Sm）/Sm ＝（100×0.5＋10×64）/64 ＝10.78(元/MB)
(2)这个Cache存储系统的访问效率：e＝Tc/T＝10/11＝0.91
★18、某双面磁盘，每面有220道，内层磁道周长为70cm，内层位密度400位/cm，转速3000转/分，问：（1）磁盘存储容量是多少？（2）数据传输率是多少？
（1）每道信息量=400位/cm×70cm=28000位=3500B
每面信息量=3500B×220=770000B
磁盘总容量=770000B×2=1540000B
（2）磁盘数据传输率，也即磁盘的带宽Dr=roN
N为每条磁道容量，N=3500B
r为磁盘转速r=3000转/60S=50转/S
所以，Dr=r×N=50/S×3500B=175000B/S
★19、一个磁盘存储器的存储容量为16GB（1GB=230Byte），有8个盘片（16个记录面），每条磁道有512个扇区，每个扇区512个字节，每分钟8000转，定位时间（寻道时间）为4.25ms。
(1)计算这个磁盘存储器的有效数据传输率。
(2)这个磁盘存储器有多少个柱面（磁道）？
(3)这个磁盘存储器的寻址时间（包括定位时间和等待时间）是多少？
解：(1)这个磁盘存储器的有效数据传输率为：
512Bx512x8000/60＝33.3MB/S 或：512B x 512x 8000/60＝35MB/S
(2)这个磁盘存储器的柱面数为： N＝16MB/（512Bx16x512）＝4096
(3)这个磁盘存储器的寻址时间为：
等待时间为：60/8000/2＝3.75ms
寻址时间为：定位时间＋等待时间＝4.25ms＋3.75ms＝8ms
★20、某磁盘组有六片磁盘，每片可有两个记录面，存储区域内径为22cm，外径为33cm，道密度40道/cm，位密度400位/cm，转速2400转/分。试问：
⑴共有多少存储面可用？
⑵共有多少个圆柱面？
⑶整个磁盘组的总存储容量有多少？
⑷数据传送率是多少？
⑸如果某文件长度超过一个磁道的容量，应将它记录在同一存储面上还是记录在同一圆柱面上？为什么？
解：⑴ 6×2-2=10（面），共有10个存储面可用。
⑵ 40×(33-22)/2=220（道），共有220个圆柱面。
⑶ 10×22π×400×220=73×106（位）
整个磁盘组的总存储容量73×106位。
⑷ (22π×400)/(60/2400)=1.1×106（位/秒）
=0.138 ×106（字节/秒）
数据传送率0.138 ×106字节/秒
⑸记录在同一圆柱面上。因为这样安排存取速度快。
★21、现有如下存储芯片：2K×1的ROM；4K×1的RAM；8K×1的ROM。若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM，地址码采用16位。试问：
⑴各种存储芯片分别用多少片？
⑵正确选用译码器及门电路，并画出相应的逻辑结构图。
⑶指出有无地址覆盖现象。
解：⑴ 需要4K×1b的RAM芯片：
片。；将24片4K×1的RAM先构成3个4KB的芯片组。
ROM不能使用8K×1的芯片，因为它大于ROM应有的空间。应使用2K×1的ROM
需要2K×1b的ROM芯片：
片；将16片2K×1的ROM先构成2个2KB的芯片组。
⑵地址分配
A15 A14 A13 A12 A11 A10～A0
X X 0 0 0 —— 2KB ROM
X X 0 0 1 —— 2KB ROM
X X 0 1 ——— 4KB RAM
X X 1 0 ——— 4KB RAM
X X 1 1 ——— 4KB RAM
⑶有地址覆盖。
★22、用16M字×8位的存储芯片构成一个64M字×16位的主存储器。要求既能够扩大存储器的容量，又能够缩短存储器的访问周期。
(1)计算需要多少个存储器芯片。
(2)存储器芯片和主存储器的地址长度各需要多少位？
(3)画出用存储器芯片构成主存储器的逻辑示意图。
(4)用16进制表示的地址1234567，其体内地址和体号是多少？
解：
(1)需要存储器芯片：（W/w）*（B/b）=（64M/16M）*（16/8）=8（片）
(2)存储器芯片的地址长度为24位
主存储器的地址长度为26位
(3)用存储器芯片构成主存储器的逻辑示意图如下：
（4）用16进制表示的地址1234567，其体内地址为：48D159，体号为3
★23、设有一道程序，有1至5共5页，执行时的页地址流（即执行时依次用到的程序页号）为：3、4、2、6、4、3、7、4、3、6、3、4、8、4、6，若分配给这道程序的主存有3页，分别采用FIFO、LRU、OPT 3种替换算法时，各自命中率为多少？（假设开始时主存为空）
解：
FIFO命中率20%，LRU命中率40%，OPT命中率53%
★第五章 输入输出系统
v 需要掌握的内容：输入输出系统的构成、接口的概念，输入输出的基本方式、接口的功能和组成、接口的类型，IO编址方式、显示器的扫描方式、显示存储器容量的计算等
1、在 A 的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O指令。
A）单总线 B）双总线 C）三总线 D）多总线
2、当采用 A 对设备进行编址情况下，不需要专门的I/O指令组。
A） 统一编址法 B） 单独编址法
C） 两者都不是 D） 两者都是
3、I/O设备数据传送控制方式通常分为程序直接控制方式、程序中断方式、直接存储器存取（DMA）、I/O通道方式、外围处理机方式等五种。
4、假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85HZ，现实总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（ D ）
A） 245Mbps B） 979Mbps
C） 1958Mbps D） 7834Mbps
5、在微机系统中,鼠标是一种______。( A )
A） 输入设备 B） 输出设备
C） 运算设备 D） 存储设备
6、为什么需要有输入输出接口？输入输出接口的主要功能是什么？
输入输出接口是处理机与外部世界进行联系的界面。
主要功能：
(1)处理机与外部设备之间的通信联络
(2)数据缓冲
(3)接受处理机的命令，提供外部设备的状态
(4)数据格式的变换
7、简述CPU与外设使用DMA控制方式传输数据的思想。
当某一外设需要输入输出一批数据时，向DMA控制器发出请求，DMA控制器接收到这一请求后，向CPU发出总线请求，若CPU响应DMA的请求，则把总线使用权交给DMA控制器，数据不通过CPU，可以直接在DMA控制器的操作下进行。当这批数据传送完成后，DMA控制器再向CPU发出"结束中断请求"，CPU响应这一中断请求。
8、简述DMA方式具有哪些特点？DMA控制器和CPU如何分时使用内存？
（1）DMA是内存即可被CPU访问，也可被快速外设直接访问
（2）在传送数据时，内存地址的确定、数据的传送及计算器的计数等工作都是由硬件完成设置的
（3）需要在内存中开辟一个专用的缓冲区，以及时提供和接收数据。在DMA数据传送开始前和结束后，CPU以中断方式对其进行预处理和后处理
（4）提高了外设与CPU并行工作的并行程度，提高了系统效率
DMA控制器与CPU分时使用内存采用以下三种方式：停止CPU访问内存、周期挪用、DMA和CPU交替访内
★第六章 计算机的运算方法（重点）
v 需要掌握的内容：信息编码、码制转换，常用的信息编码（原码、反码、补码、BCD码）以及二进制数值数据的编码与运算算法（补码运算、定点数、浮点数的表示、各种数的表数范围）运算器的基本原理、掌握补码加法器的运算原理以及计算过程、掌握原码一位乘法和两位乘法的原理及运算过程、掌握运算器位数扩展的原理及方法
v 本章主要考点：★原码两位乘法
1、运算器的两个主要功能是： 算术运算 ， 逻辑运算 。
2、下列有关运算器的描述中，______是正确的。（D）
A） 能暂时存放运算结果 B） 只做加法
C） 只做算术运算，不做逻辑运算 D） 既做算术运算，又做逻辑运算
3、微型计算机中运算器的主要功能是进行_________。（C）
A） 算术运算 B） 逻辑运算
C） 算术和逻辑运算 D） 初等函数运算
4、运算器的核心部分是______。（C）
A） 数据总线 B） 多路开关
C） 算术逻辑运算单元 D） 累加寄存器
5、汉字的 输入编码 、 机内码 、 字模码 是计算机用于汉字输入、内部处理、输出三种不同用途的编码。
6、（71.25）8= 111001.0101012= 39.54 16 = 57.328125 10。
7、在浮点数字长一定的情况下，为了做到表示数的范围最大、表示数的误差最小、表示数的效率最高，尾数基值rm取 2 ，阶码基值re取 2 ，并且把尾数最高位位隐藏起来。
8、若计算机字长为n+1，则定点整数的补码表数范围是 -2n~2n-1 、定点小数的补码表数范围是 -1~1-2-n 。
9、一个浮点数由 尾数 和 阶码 两部分构成。
下列那种表示法主要用于表示浮点数中的阶码_____。（D）
A） 原码 B） 补码 C） 反码 D） 移码
10、根据国标规定，每个汉字在计算机内占用_____存储。（B）
A） 一个字节 B） 二个字节
C） 三个字节 D） 四个字节
11、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。（D）
A） 11001011 B） 11000001
C） 11010110 D） 11001001
12、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。（C）
A） 阶符与数符相同为规格化数
B） 阶符与数符相异为规格化数
C） 数符与尾数小数点后第一位数字相异为规格化数
D） 数符与尾数小数点后第一位数字相同为规格化数
13、假定有4个整数用8位补码表示r1=0FEH，r2=0F2H，r3=090H，r4=0F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生益处的是（B）
A） r1 x r2 B） r2 x r3
C） r1 x r4 D） r2 x r4
14、运算器的核心部分是______。（C）
A） 数据总线 B） 多路开关
C） 算术逻辑运算单元 D） 累加寄存器
★15、已知x = 0.111111 y = – 0.111001,用原码两位乘法计算求[x*y]原的值要求写出计算过程
解：数值部分的运算
①乘积的符号位 x0 y0 = 0 1 = 1
②数值部分的运算
x*? y* = 0. 1 1 1 0 0 0 0 0 0 1 1 1
则 [x ? y]原 = 1. 1 1 1 0 0 0 0 0 0 1 1 1
◎第七章 指令系统
v 本章内容：计算机机器指令的组成；掌握寻址方式对计算机的影响以及寻址方式的设计、表示；掌握指令的分类及实现；理解指令中操作码的组织与编码；能自行设计简单机器指令
v 需要掌握的内容：计算机机器指令的组成、寻址方式对计算机的影响以及寻址方式的设计、表示、指令中操作码的组织与编码难点：寻址方式的设计、表示、 指令中操作码的组织与编码
v 本章主要考点：指令功能、组成、指令编码方法、寻址方式（操作数获取）方法、设计指令格式或编码
1、什么是寻址方式？写出6种寻址方式。
表示在指令中的操作数地址，通常称为形式地址，用这种形式地址并结合某些规则，可以计算出操作数在存储器中的存储单元地址。如何在指令中表示一个操作数的地址、如何用这种表示得到操作数以及怎样计算出操作数的地址的方法-----寻址方式。
常用的寻址方式有：立即数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、基地址寻址、间接寻址、堆栈寻址
2、指令的操作码一般有哪几种组织方式？各自有什么优缺点？
主要有三种组织方式：1. 定长的操作码组织方式。将指令的固定位数分配做操作码，便于硬件设计、提高指令译码和识别速度，指令整齐、规范。2. 变长的操作码组织方式。在指令中，表示操作类型的位数是可变的，便于为操作数地址多的指令少分配操作码位数，而为操作数地址少的指令多分配操作码位数。该方法可以尽量使用指令字长，减少指令字长的浪费，但是不便于指令识别。3. 操作码字段与操作数地址字段交叉编码的方法。将操作码不再集中分配在指令的最高位部分，而是与操作数地址码交叉在一起，操作码位数是可变的。该方法不便于识别指令和操作数地址，但是指令字长利用率更高。
3、一条指令通常由哪两个部分组成？两部分的功能分别是什么？
指令一般有操作码和操作数地址两部分组成。操作码的功能用于指明本条指令的操作功能，而操作数地址用于给出被操作数的信息（指令或数据）的地址，包括参加运算的一个或多个操作数所在的地址、运算结果的保存地址、程序的转移地址、被调用的子程序的入口地址等。
4、什么是形式地址？简述对变址寻址、相对寻址、基地址寻址应在指令中给出些什么信息？如何得到相应的实际（有效）地址？各自有什么样的主要用法？
在指令的地址码字段给出的与操作数（或指令）地址有关的信息，构成形式地址。依据这些信息并结合一定的规则，可以计算出访问内存的实际（有效）地址。
（1）寄存器寻址，形式地址为寄存器名（或编号），寄存器中的内容为操作数；
（2）寄存器间接寻址，形式地址为寄存器名（或编号），寄存器中的内容为操作数的地址，再读一次内存得到操作数；
（3）变址寻址，形式地址为变址寄存器名（或编号）和变址偏移值，把变址寄存器中的内容与变址偏移值相加得到操作数的地址，再读一次内存得到操作数；用于访问内存中的一组数据更方便。
（4）相对寻址，形式地址为相对寻址的偏移值，该偏移值和程序计数器PC的内容相加得到一个内存单元的地址，通常用在条件或无条件转移指令中给出指令转移地址。
（5）基地址寻址，通常要使用一个特定的寄存器，称为基地址寄存器，把程序中的指令或数据地址和该基地址寄存器的内容相加得到一个内存单元的地址，通常用在操作系统为用户程序分配内存地址空间后，变换程序静态地址为运行过程中的实际内存地址。
5、CPU周期也称为 机器周期；一个CPU周期包含若干个 T周期 。任何一条指令的指令周期至少需要 2 个CPU周期。
6、机器指令的格式包括 操作码和 地址码 两部分；
7、在指令格式中，操作码部分指明操作的种类和性质，地址码部分则指明操作的对象。
8、指令周期是指_____。（C）
A） CPU从主存取出一条指令的时间 B） CPU执行一条指令的时间
C） CPU从主存取出一条指令加上执行这条指令的时间 D） 时钟周期时间
9、以下四种类型指令中，执行时间最长的是______。（C）
A） RR型 B） RS型 C） SS型 D） 程序控制指令
10、在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。（B）
A） 隐含寻址 B） 立即寻址 C） 寄存器寻址 D） 直接寻址
11、指令系统中采用不同寻址方式的目的主要是______ 。（B）
A） 实现存储程序和程序控制
B） 缩短指令长度，扩大寻址空间，提高编程灵活性
C） 可以直接访问外存
D） 提供扩展操作码的可能并降低指令译码难度
12、变址寻址方式中，操作数的有效地址等于_____。 （B）
A） 基值寄存器内容加上形式地址
B） 变址寄存器内容加上形式地址
C） 程序计数器内容加上形式地址
D） 堆栈指示器内容加上形式地址（位移量）
13、二地址指令中，操作数的物理位置不会安排在______。（C）
A） 两个主存单元 B） 一个主存单元和一个寄存器
C） 相联存储器 D） 两个寄存器
14、寄存器间接寻址方式中，操作数处在______。（D）
A） 通用寄存器 B） 堆栈 C） 程序计数器 D） 主存单元
15、零地址运算指令在指令格式中不给出操作数地址，因此它的操作数可以来自______。（B）
A） 立即数和栈顶 B） 栈顶和次栈顶
C） 暂存器和栈顶 D） 寄存器和内存单元
16、下列寄存器中，反汇编语言程序员可见的是（B）
A） 存储器地址寄存器(MAR) B） 程序计数器(PC)
C） 存储区数据寄存器(MDR) D） 指令寄存器(IR)
★17、什么是RISC? 它有什么特点？
答案： RISC是精简指令系统计算机，它有以下特点：
（1） 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令。
（2） 指令长度固定，指令格式种类少，寻址方式种类少。
（3） 只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。
（4） 大部分指令在一个机器周期内完成。其意是指在采用流水线组织时每个机器周期内能完成一条指令功能，而并不是说一条指令从取指到完成指定功能只要一个机器周期。
（5） CPU中通用寄存器数量相当多。
（6） 以硬布线控制为主，不用或少用微指令码控制。
（7）一般用高级语言编程，特别重视编译优化工作，其余指令的操作都在寄存器之间进行
★18、什么是CISC？CISC指令系统的特点是什么？
答案： CISC是复杂指令系统计算机的英文缩写。其特点是：
（1） 指令系统复杂庞大，指令数目一般多达2、3百条。
（2） 寻址方式多
（3） 指令格式多
（4） 指令字长不固定
（5） 可访存指令不加限制
（6） 各种指令使用频率相差很大
（7） 各种指令执行时间相差很大，大多数采用微程序控制器
★第八章 控制单元的结构、功能及设计（课本9、10章）（重点）
v 本章内容：控制器的基本功能、控制器的基本组成、指令的执行过程、组合逻辑控制器组成原理与实现方法、微程序控制器组成原理与实现方法、控制方式。
v 需要掌握的内容：指令的执行过程，组合逻辑控制器的组成原理与设计方法，微程序控制器的设计方法，微指令的格式，微程序流的控制。
v 本章主要考点：★微处理器内部数据通道
1、微程序的水平型微指令的下一条微指令地址通常有哪些来源？
使用紧跟在本条微指令之后的微指令作为下一条要执行的微指令
使用从指令的操作码映射出微指令地址的方式得到下一条微指令的地址
从微指令的下地址字段直接取得一个微子程序的入口地址，用于微子程序调用处理；
从微指令下地址字段直接取得一个微指令的转移地址，用于微程序中微指令转移处理。
从微堆栈中取出从微子程序返回到微主程序断点的返回地址，用于微子程序返回处理。
2、简述计算机的控制器基本组成
执行一条指令，要经过读取指令、分析指令、执行指令所规定的处理功能三个阶段完成，控制器还要保证能按程序中设定的指令运行次序，自动地连续执行指令序列。
为此，控制器组成中，必须有一个能提供指令在内存中的地址的部件，通称程序计数器(PC)，服务于读取指令，并接收下条要执行的指令的地址。
还要有一个能保存读来的指令内容的部件，通称指令寄存器(IR)，以提供本指令执行的整个过程中要用到的指令本身的主要信息。
控制器的第三个组成成分，是脉冲源、启停控制逻辑，指令执行的步骤标记线路，它标记出每条指令的各执行步骤的相对次序关系。
控制器的第四个组成成分，是全部时序控制信号的产生部件，它依据指令内容、指令的执行步骤(时刻)，也许还有些别的什么条件信号，来形成并提供出各部件当前时刻要用到的控制信号。计算机整机各硬件系统，正是在这些信号控制下协同运行，产生予期的执行结果，也就是执行一条又一条的指令。
3、简述控制器的基本功能
（1）指令控制：程对序的顺序进行控制
（2）操作控制：管理并产生由内存取出的每条指令的信号，把各种操作信号送往相应的部件，从而控制控制这些部件按指令的要求进行动作
（3）时间控制：对各种操作进行时间上的定时
（4）数据控制：对数据进行算数运算和逻辑运算处理
4、微程序的控制器和组合逻辑的控制器在组成和运行原理方面的相同、不同之处表现在哪里？
共同点是：基本功能都是提供计算机各个部件协同运行所需要的控制信号，组成部分都有程序计数器PC，指令寄存器IR，都分成几个执行步骤完成每一条指令的具体功能
不同点是：处理指令执行步骤的办法，提供控制信号的方案不一样，组合逻辑控制器是用节拍发生器指明指令执行步骤，用组合逻辑电路直接给出应提供的控制信号，其优点是运行速度明显地快，缺点是设计与实现复杂些，但随着大规模现场可编程集成电路的出现，该缺点已得到很大缓解；微程序的控制器是通过微指令地址的衔接区分指令执行步骤，应提供的控制信号是从控制存储器中读出来的，并经过一个微指令寄存器送到被控制部件的，其缺点是运行速度要慢一些，优点是设计与实现简单些，易于用于实现系列计算机产品的控制器，理论上可实现动态微程序设计。
5、微程序控制器中，机器指令与微指令的关系是______。（B）
A） 每一条机器指令由一条微指令来执行
B） 每一条机器指令由一段由微指令编成的微程序来解释执行
C） 一段机器指令组成的程序可由一条微指令来执行
D） 一条微指令由若干条机器指令组成
6、从信息流的传送效率来看，______工作效率最低。（A）
A） 单总线系统 B） 双总线系统 C） 三总线系统 D） 多总线系统
7、为了便于实现多级中断，保存现场最有效的方法是采用___。（C）
A） 通用寄存器 B） 存储器 C） 堆栈 D） 外存
8、在控制器中______用于保存当前正在执行的一条指令。（B）
A） 程序计数器 B） 指令寄存器 C） 缓冲寄存器 D） 地址寄存器
9、水平型微指令与垂直型微指令相比，_____。（B）
A） 前者一次只能完成一个操作 B） 后者一次只能完成一个操作
C） 两者都是一次只能完成一个操作 D） 两者都能一次完成多个操作
10、请在以下叙述中选出两个正确描述的句子是______。（D）
（1） 同一个CPU周期中，可以并行执行的微操作叫相容微操作。
（2） 同一个CPU周期中，不可以并行执行的微操作叫相容微操作
（3） 同一个CPU周期中，可以并行执行的微操作叫相斥微操作
（4） 同一个CPU周期中，不可以并行执行的微操作叫相斥微操作
A）（1）（3） B）（2）（4） C）（2）（3） D）（1）（4）
11、二地址指令中，操作数的物理位置不可能安排在______。（A）
A） 栈顶和次栈顶 B） 两个主存单元
C） 一个主存单元和一个存储器 D） 两个寄存器
12、硬布线控制器是一种_____。（C）
A） 用微程序技术设计的控制器
B） 用存储逻辑技术设计的控制器
C） 由门电路和触发器构成的复杂树形网络所形成的逻辑电路
D） 用微程序技术和存储逻辑技术设计的控制器
13、控制器的功能是______。（D）
A） 产生时序信号
B） 完成指令操作码译码
C） 从主存取出一条指令
D） 从主存取出指令，完成指令操作码译码，并产生相关的操作控制信号，以解释执行该指令
14、下图是一个简化的CPU与主存储器链接结构示意图（图中省略了所有多路选择器），其中有一个累加寄存器AC，一个状态寄存器和其他四个寄存器：主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR，各部件及其之间的连线表示数据通路，箭头表示信息的传递方向。
要求：
（1）写出图中a、b、c、d四个寄存器的名称。
（2）简述图中指令从主存取到控制器的过程。
（3）写出数据从主存取出、运算、写回主存所经过的数据通路（假定数据地址已经在MAR中）。
解：（1）a 主存数据寄存器 MDR b 指令寄存器IR
c 主存地址寄存器MAR d 程序计数器PC
（2） PC内容==>MAR，PC+1，读取主存，读出数据==>IR
（3） 读取主存==>MDR，MDR==>ALU，AC==>ALU，运算，结果==>MDR，存储器写。
15、下图是一个简化的CPU与主存储器链接结构示意图（图中省略了所有多路选择器），其中有一个累加寄存器ACC和其他三个寄存器：主存地址寄存器MAR、程序计数器PC和指令寄存器IR，各部件及其之间的连线表示数据通路，箭头表示信息的传递方向。
（1）写出图中a、b、c三个寄存器的名称。
（2）简述图中指令从主存取到控制器的过程。
（3）写出数据从主存取出、运算、写回主存所经过的数据通路（假定数据地址已经在MAR中）
解：（1） a 指令寄存器IR b 程序计数器PC c 主存地址寄存器MAR
（2） PC内容==>MAR，PC+1，读取主存，读出数据==>IR
（3） 读取主存==>DR1，ACC==>DR2，运算，结果==>BUS，存储器写。
16、一个模型机如图所示，并假定控制存储器的容量为256×24（位），微地址寄存器为6位。
1）试指出相容性和相斥性的微操作各2组。
2）设计适合模型机的微指令格式并说明理由。
解：（1）
（2）由于微地址占用6位，给微操作控制字段只留下了18位，而在该模型机中位命令有20个，如果采用直接编码方式，显然不够，所以采用分段直接编码与直接编码方法向结合的方法，将相互排斥的微命令编制在一个段内，总的操作控制字段分为四个部分；第一部分为直接编码，第二部分为A段，处理各个功能部件的装入微命令，第三字段为B段，处理各个部件向总线发送数据的微命令，第四字段为C段，处理为指令下地址的处理方法；微指令格式如下：
◎第九章 流水线（课本第8章）
v 本章主要考点：概念以及一些简单计算
1、线性流水线数据在流水线中的各个功能段通过时，每个功能段都通过一次，并且仅仅通过一次。（正确）
2、流水线的段数越多，其性能越高。（错误）
3、动态流水线一定是多功能流水线 （正确）
4、和具有m个并行部件的处理器相比，一个m段流水线处理器______。（A）
A） 具备同等水平的吞吐能力
B） 不具备同等水平的吞吐能力
C） 吞吐能力大于前者的吞吐能力
D） 吞吐能力小于前者的吞吐能力
5、流水线的加速比
完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比称为流水线的加速比。
6、多功能流水线
在流水线中，多功能流水线是指流水线各段可以进行不同的连接。在不同时间内，或者在同一时间内，通过不同的连接方式实现不同的功能。
7、静态流水线
所谓静态流水线是指在同一段时间内，多功能流水线中的各个功能段只能够按照一种固定的方式连接，实现一种固定的功能。只有当按照这种连接方式工作的所有任务都流出流水线之后，多功能流水线才能重新进行连接。
8、动态流水线
而动态流水线是指在同一段时间内，多功能流水线中的各段可以按照不同的方式连接，同时执行多种功能。这种同时实现多种连接方式是有条件的，即流水线中的各个功能部件之间不能发生冲突。
9、线性流水线
所谓线性流水线是将流水线的各段串行连接起来，没有反馈回路。输入数据从流水线的一端进入，从另一端输出。数据在流水线的各个功能段流过时，每个功能段都流过且仅流过一次。
10、流水线的吞吐率
吞吐率（Throughput Rate）是衡量流水线速度的重要指标。它是指在单位时间内流水线所完成的任务数量，或是输出结果的数量
11、什么是流水线中的"相关"？
在流水线中，由于各个流水段中的资源之间出现某种关联，使得流水出现中该资源的争夺或发生错误从而引起流水线出现停顿，影响流水线效率的现象，成为流水线的“相关”。
12、流水线中的相关中，什么是结构相关
结构相关，是指令在重叠执行的过程中，硬件资源满足不了指令重叠执行的要求，发生硬件资源冲突而产生的相关。
13、流水线中的相关中，什么是数据相关
数据相关，是指在同时重叠执行的几条指令中，一条指令依赖于前面指令执行结果数据，但是又得不到时发生的相关。
14、流水线中的相关中，什么是控制相关
控制相关，它是指流水线中的分支指令或者其他需要改写PC的指令造成的相关。
15、流水线
计算机中的流水线是把一个重复的过程分解为若干个子过程，每个子过程与其他子过程并行进行。由于这种工作方式与工厂中的生产流水线十分相似，因此称为流水线技术
16、部件功能级流水线
所谓功能部件级流水线也可以称为运算操作流水线（Arithmetic Pipelines）。前面的浮点加法器就是一种典型的功能部件级流水线。
17、处理机级流水线
所谓处理机级流水线，又叫指令流水线（Instruction Pipelines），它是把解释指令的过程按照流水方式处理，使处理机能够重叠地解释多条指令
18、处理机间级流水线
所谓处理机间流水线，又被称为宏流水线（Macro Pipelines）。这种流水线由两个或者两个以上的处理机通过存储器串行连接起来，每个处理机完成整个任务的一部分。
欢迎使用KNKJ2012DXZY系统
版本 完整版