十进制加1计数器
设计目的
通过学习用集成触发器构成计数器的方法和中规模集成计数器的使用及其功能测试方法。计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
设计原理
计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分,有同步计数器和异步计数器。根据计数制的不同,分为二进制计数器,十进制计数器和任意进制计数器。根据计数的增减趋势,又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。现在直接可以通过中规模集成计数器实现各种计数功能,例如实现数据的加减、可逆计算等。
将四个D触发器连接成T触发器,再由低位触发器的Q’端与高一位的CP端相连,所构成的为四位二进制加法计数器。若将低位触发器的Q端与高一位的CP端相连,即构成了一位四位二进制减法计数器。其加法器的连接图如下:
图-1
设计内容
用T触发器作为存储元件,设计一个采用8421码的十进制加1计数器。 设计方案
一、 根据题意,设状态变量用y3y2y1y0表示,可直接作出二进制状态图如图-1所示,相应状态表如下表-1所示。
图-2
二、根据二进制状态表和T触发器激励表,可求出激励函数最简表达式为
三、根据激励函数最简表达式,可画出逻辑电路图如图-3所示。
图-3
四、根据图-3的电路图,选择四只T触发器、四只与门、一只或门、若干导线。即可以获得采用8421码的十进制加一计数器。
…… …… 余下全文