项目个人总结
在繁忙的大三、大四学习中,能够在创新实验中坚持到了最后,我感到有一种成就感。经历了项目立项之初的项目立意点的思考,到确定项目,立项审查的波折,然后是项目中期检查的慌乱,而后是后期分析整理与最终项目结题的收获,我们经历了几个月的查阅资料和刻苦专研,其中的辛苦与辛酸只有经历过的人才会懂,其中的经验与成长也只有经历过的人才会分享和拥有。这是一次难得经历,一次让我得到锻炼得到成长的经历,作为当代朝气蓬勃的大学生,我们不仅要努力学习,更要懂得去思考问题,解决问题。如今课题已经进入最后结业阶段,功劳是大家共同奋斗付出的结果,这是和老师的悉心指导以及学长学姐们的照顾分不开的。我很享受在为课题一起学习、一起讨论、一起奋斗的这段过程,第一次参加创新项目我感触良多,也收获良多。
我们项目组的项目名称是《XXXXX装置研发》其立项的背景和意义是在当前数字化、智能化的时代背景下,社会对各种数控装置的需求与日俱增,精度要求越来越高。自整角机轴/角变换器(SDC)作为一种广泛应用于冶金、航海、工业检测控制、数控机床、航空航天等位置和方位同步指示系统以及火炮控制、雷达、导弹控制等伺服系统中的电路装置,行业对其性能要求也越来越高。而传统的设计方法一般采用模拟电路设计,采用了部分模拟器件对系统进行信号处理,因而易受环境的影响和电磁干扰,而且输出分辨率不高,而不能满足高速、高精度要求。因此,研究全数字设计方案,实现高速、高精度要求使得整个系统具有高可靠性、稳定性和抗干扰能力,这显得尤为重要,这也此这次我们项目的意义所在。
在这次的项目中,我主要从事的是与电路相关的模块设计工作(用集成电路硬件描述语言编写),虽然项目之初预计的是做外围测试部分内容,但实际与计划总是会有所差别的。通过参加此次大学生创新项目,我获益匪浅。执行项目的过程既是知识输出的过程,也是学习完善的过程。困难是人生最大的动力!在项目进行之初我遇到过很多困难,比如项目中使用的硬件描述语言VHDL这是以前不曾使用过的,虽然曾经上过关于Verilog的课程,但是当时学习的东西十分浅显,只是能编写一些简单的程序,而且专业软件用得不熟练。对于一些实际需要掌握的常数,元器件的常识以及设计中需要遵守的规则,都一无所知。好在通过
…… …… 余下全文