华南农业大学

电子线路综合设计

数字电子钟设计

作者： XXX

班级：11电气10班  组别：08组

指导老师： XXX

20##年5月

摘    要

电子数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，因此得到了广泛的使用。电子数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。通过电子数字钟的制作能进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。

电子数字钟的设计主要是利用74LS90的计数功能来实现电子钟时、分、秒的跳变，整个设计主要分为六个模块：时模块、分模块、秒模块、信号产生及分频模块、校正模块、整点报时模块。其中信号的产生及分频是由晶振加分频器CD4060完成，而校正部分则通过加入SR触发器实现去抖功能。

关键词：CD4511   74LS90  SR触发器   晶体振荡器    校正电路

目    录

1.设计目的…………………………………………………………………………04

2.设计任务…………………………………………………………………………04

3.数字电子钟电路系统设计………………………………………………………04

3.1 设计原理………………………………………………………………………04

3.2设计方案………………………………………………………………………05

3.3 数字电子钟的电路设计………………………………………………………06

3.3.1 时间计数电路的设计………………………………………………………06

3.3.2 整点报时电路的设计………………………………………………………07

3.3.3 校时电路的设计……………………………………………………………08

3.3.4 秒信号发生器的设计………………………………………………………09

3.3.5 译码驱动显示电路…………………………………………………………10

3.3.6 数字电子钟的整体电路……………………………………………………11

4. 电路的装配过程 ………………………………………………………………12

4.1 电路模拟仿真调试……………………………………………………………12

4.2 电路焊接………………………………………………………………………12

4.3 实物的实际调试………………………………………………………………13

4.3.1 总体的调试步骤……………………………………………………………12

4.3.2 蜂鸣器功能测试……………………………………………………………12

4.4 误差分析………………………………………………………………………12

5. 课程设计的收获、体会和建议 ………………………………………………13

6.参 考 文 献  ………………………………………………………………………14

7.附录………………………………………………………………………………15

1.设计目的

数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械钟相比具有更高的准确性和直观性，且具有无机械传动装置等特点，因此得到了广泛的使用。 数字电子钟从原理上看是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计与制做数字电子钟可以使我们了解数字电子钟的原理，并且学会制作数字电子钟.而且通过数字电子钟的制作进一步地了解各种在制作中用到的中小规模集成电路的作用及使用方法.且由于数字电子钟包括组合逻辑电路和时序电路.通过此次课程设计可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.

2.设计任务

设计制作一个数字电子钟指标：

（1）时间计数电路采用24进制，从00开始到23后再回到00；

（2）各用2位数码管显示时、分、秒；

（3）具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到指定时间；

（4）计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次；

（5）为保证计时器的稳定性及准确性，由晶体振荡器提供时间基准信号。

3.数字电子钟电路系统设计

下面将介绍数字电子钟的整个电路系统设计的过程。包括数字电子钟的设计原理，设计方案的确定，数字电子钟的电路设计计算机仿真，电路的设计、焊接与调试几大部分。

3.1 设计原理

数字电子钟是一个对标准频率（1Hz）进行计数的计数电路。主要由振荡器、分配器、计数器、译码器和显示器电路功能模块组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果通过显示器以“时”、“分”、“秒”的顺序以数字形式显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。

可以通过校时电路对分和时进行校时，且具有整点报时功能，当时间到达整点前10秒开始，蜂鸣器将以1秒响1秒停的形式响5次。

3.2 设计方案

本电路系统由晶体振荡电路，时间计数电路，校时电路，译码驱动电路组成。其中，时间计数电路用六个74LS90组成。校时电路主要由74LS00P组成RS触发器加开关组成的消抖电路，达到了手动校时的效果。电路原理方框示意图如下：

    图1 设计方案的设计原理图

3.3 数字电子钟的电路设计

下面将介绍设计电路。含时间计数电路的设计、整点报时电路的设计、校正电路的设计、秒信号发生器的设计、译码驱动显示电路的设计几个部分。

3.3.1时间计数电路的设计

时间计数电路由60进制的秒计数器，60进制的分计数器和24进制的计数器组成。

图2 60进制电路

当分（秒）个位的74LS90芯片的进位输入端11端的脉冲进位信号传到十位的脉冲输入端时，十位端便计数一次，十位端计数满6时便会向时（分）脉冲端进位。此处我们利用74LS90的一些功能对电路做了一些巧妙的简化，如上图我们把R01（2号引脚）连到QB（9号引脚），R02（3号引脚）连到QC(8号引脚)，然后再由R02端引出一条线接到时的脉冲端，这里是为了让十位端跳到6（0110）的时候，R01，R02同时为高电平会使74LS90自动置零，并且给时的脉冲端输送一个下降沿，这样便可以简化掉一个二与门。

图3 24进制电路

3.3.2 整点报时电路的设计

电路应在整点前10秒钟内开始整点报时，即是当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q_Ｃ和Q_Ａ 、个位的Q_Ｄ和Q_Ａ及秒计数器十位的Q_Ｃ和Q_Ａ相与，从而产生报时控制信号。数字钟要求在差10s为整点时开始产生每隔1s鸣叫一次的响声，共鸣五次，每次持续时间为1s。其电路如下图所示。

图4 整点报时电路

3.3.3校时电路的设计

数字电子钟开机时并不能立即显示当前时间，所以需要一个校时电路来调整到所需要的时间。根据设计要求，采用自动实现对时和分的校时，为了使校时不干扰计时，在校时电路中还加入了消抖电路，用于消除输入脉冲的不稳定性，确保校时和计时的稳定与准确。其主要原理是：先截断正常的计数通路，然后再将频率为2Hz的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。

根据要求，数字钟应具有自动分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。其电路图如下（图5）

图5 校时电路

3.3.4 秒信号发生器的设计

振荡器是数字钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确度。由集成电路定时器555与RC可组成多谐振荡器，其振荡频率只有1KHz。为了获取更高的计时精度，选用晶体振荡器构成振荡器电路。一般说来，振荡器的频率越高，计时精度越高。本次设计选用R145－32的晶体振荡器，其频率为32768Hz，再经过分频芯片4060BD， 其内部有15级2分频集成电路，所以可以其中一个输出端得到2Hz的信号脉冲。再经过二次分频，方可得到1Hz的标准信号脉冲，即秒脉冲。其原理图和电路图分别入图6和图7。

图6 秒信号原理图

图7 晶体振荡电路

3.3.5 译码驱动显示电路

译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平。所以在译码电路和数码管的选择上一定要注意配套。如我们采用阴极七段数码管，则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BCD-7段译码驱动器，其芯片引脚如下图所示。其中Q_a、Q_b、Q_C、Q_d与十进制计数器的四个输出端相连接，A、B、C、D、E、F、G即为驱动七段数码显示器的信号。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。译码驱动显示电路如图8。

图8 译码驱动显示电路

3.3.6  数字电子钟的整体电路

数字电子钟的整体电路原理图如下（图9）。

图9 数字电子钟的整体电路原理图

4.电路的装配过程

经过电路的模拟仿真调试后，进入实际组装配置过程。其中包括电路模拟仿真调试、电路布线焊接和实物的实际调试三个阶段。

4.1 电路模拟仿真调试

   在焊接电路前，先将设计在电脑上用软件Multisim做了仿真，仿真成功后才开始电路的布线和焊接。

4.2 电路焊接

在焊接电路板的过程中，对于裸露在空气中的电线或者芯片引脚，由于受氧化，表层附有一层很薄的氧化物，会导致其导电能力下降，因此须用砂纸擦去氧化层。焊接电路时要注意导线的连接准确与否，以及焊接在一起的结点的良性。实际焊接过程中，要保证焊笔不要碰到已经焊好的线，否则焊好的线很容易脱落。

4.3 实物的实际调试

4.3.1总体的调试步骤

（1）用示波器检测石英晶振的输出信号波形和频率，输出频率应为32768Hz。

（2）将32768Hz信号送入分频电路，用示波器检测输出频率是否符合要求。

（3）将1Hz秒脉冲分别送入时、分、秒计数器，检查各组计数器的工作情况。

（4）观察较时电路的功能是否满足要求。

（5）当分频电路和计数器调试正常后，观察电子钟是否准确，正常工作。

4.3.2蜂鸣器功能测试

     使数字时钟从00：59：00开始计时。当计数显示为00：59：50时，蜂鸣器开始工作，发出一秒响一秒停的有规律声音。具体是00：59：51响，00：59：53响；00：59：55响，00：59：57响；00：59：59响。 从以上测试结果可知，蜂鸣器工作完全正常，达到理论要求。

4.4误差分析

经测试，故系统在运行时有一定的误差，其原因是晶体振荡的特点所决定的，同时与芯片的内部结构有关，同时存在人为按键误差。从数据来看，最大误差比较小，完全达到设计要求。该数字钟具有较高的精确度，成功达到设计任务要求。

5. 课程设计的收获、体会和建议

数电课程设计是一个很锻炼动手能力的一次实践性活动。要完成这一次设计任务，必须先做以下的准备：

1.复习本学期所学的数电知识,弄懂设计要求和实现该功能的芯片，将局部功能的电路图设计出来，并按照课程设计的要求设计出原理图。

2.充分利用仿真软件Multisim，将原理图在电脑上进行仿真。

3.焊接电路板。这一部分很重要，对我们对布线及焊接技术要求比较高。

4.电路的调试。这基本是最后一步了，调试还是比较有难度的，因为设计出来的电路是理论上的，实际焊接会有什么问题我们不知道。要根据测试出现的问题一一找出问题根源，做出修改，直到完全符合设计要求。

在这次课程设计中收获很多。首先，以前在做数电实验时只是按照实验指导书上的步骤连接电路，并完成实验。但这一次是完全要求手动。从电路原理图的设计到布线焊接再到实现功能，都要求理解并熟悉芯片的内部结构及功能。在调试过程中要分析电路故障，一一排除，直到没问题。根据题目要求设计好电路后，选择好芯片后，在Multisim上进行仿真直到成功。领取元件和工具后就可以根据设计好的布线图来焊接电路，最好把芯片引脚图都画下来放在一边，这样焊不容易出错，焊接时要注意导线的连接，避免出现断线或者短路。焊好后，插芯片要保证每个引脚都插好，保证芯片能正常工作。通过这次课程设计，我们从实际问题的分析，电路的设计，焊接电路到调试等各个步骤，熟悉了电路的设计步骤，也清楚了注意事项，加深了对计数器，锁存器，振荡电路，整流电路，分频电路的理解。有助于我们了解理论知识，帮助我们理论联系实际，提高解决问题的能力。

同时，这次课程设计过程中所收获的体会也是很深刻的。首先，我们明白了一个道理：做事情千万不能急躁。就像在焊接电路和布线的过程中，一开始，为了尽快完成布线这一环节，走线走得比较马虎，导致某些地方出现短路，结果后来要花费大量时间找出短路的地方，效率反而降低了。明白这一点以后，我们在以后布线的过程中，抱以认真细致的态度，结果布线十分理想，再没有出现短路的地方。同时，我们也更加深刻地体会到团队协作的重要性，整个课程设计的过程中，我们3人分工协作，有人负责设计电路，有人负责焊接，有人负责设计报告的撰写，正式这种明确的分工与相互的配合，保证了课程设计的顺利完成。最后，我们明白到，单有丰富的理论知识是不够的，我们必须将理论运用到实践当中，才能更好地解决实际问题。

参 考 文 献

【1】《电子技术实验》华南农业大学工程学院电工电子教研室  2013.5

【2】康华光.电子技术基础数字部分（第五版）.高等教育出版社，2006.1

附录

附录I 

元件清单

第二篇：数字电子钟的设计报告.doc.deflate

数字电子钟设计报告

目  录

1．实验目的………………………………………………………………………2

2．实验题目描述和要求 …………………………………………………………2

3．设计报告内容…………………………………………………………………2

3.1实验名称………………………………………………………………………2

3.2实验目的………………………………………………………………………2

3.3实验器材及主要器件…………………………………………………………2

3.4数字电子钟基本原理…………………………………………………………3

3.5数字电子钟单元电路设计、参数计算和器件选择…………………………3-7

3.6数字电子钟电路图……………………………………………………………7

3.7数字电子钟的组装与调试……………………………………………………7-8

4．总结……………………………………………………………………………8

1．实验目的

※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；

※提高电路布局﹑布线及检查和排除故障的能力；

※培养焊接实际操作及书写综合实验报告的能力。

2．实验题目描述和要求

（1）设计一个有“时”、“分”、“秒”显示，且有校时功能的电子钟；

（2）用中小规模集成电路组成电子钟，并在经过仿真再进行实际组装、调试；

（3）画出框图和逻辑电路图，写出设计、仿真、焊接、调试、总结；

3．设计报告内容

3.1实验名称

数字电子钟

3.2实验目的

·掌握数字电子钟的设计、组装与焊接调试方法；

·熟悉集成电路的使用方法。

3.3实验器材及主要器件

（1）74LS48（ 6片）

（2）74LS90（5片）

（3）74LS191（1片）

（4）74LS00（5片）

（5）74LS04（3片）

（6）74LS74（1片）

（7）74LS2O（2片）

（8）555集成芯片（1片）

（9）共阴七段显示器（6片）

（10）电阻、电容、导线等（若干）

3.4数字电子钟基本原理

数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。

  图3-4

3.5数字电子钟单元电路设计、参数计算和器件选择

1.振荡器

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。

一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。

2.分频器

由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。如图3-4-2所示。

 

3.计数器

秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二进制。

（1）六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-4-3-1所示。

 

（2）十二进制计数

“12翻1”小时计数器是按照“01——02——03——……——11——12——01——02——……”规律计数的，这与日常生活中的计时规律相同。在此实验中，小时的个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连组成“12翻1”小时计数器。

计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1；二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0。第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。

4.译码器

译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，74LS48出去全1。

5.显示器

本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。

6.校时电路

当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个RC组成的防抖动电路来控制。

图3-4-6-1  校时开关的功能表

图3-4-6-2    校时电路

3.6数字电子钟电路图

3.7数字电子钟的组装与调试

由图3-4所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。

级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01μF的小电容相并联。

4.总结

虽然我们学习了模电和数电，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。

为期两周的课程设计使我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。

同时对普通计数器如何构成n进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。

在电脑制作文档的过程中，我也对办公软件有了更进一步的了解，使我对办公软件有了更深层次的掌握。