数电电子时钟设计报告

时间:2024.3.24

电子技术课程设计

数字电子时钟

   院:计算机学院

专业:电子信息科学技术

 成员:姚俊 2012142219

曹勤2012142216

指导教师:陈明

一、题目要求:

设计一个能校准时、分的数字电子时钟,

要求: (1)时钟的“时”“分”、“秒”要求各用两位显示;

(2)显示采用六只LED数码管分别显示时分秒;

(3)时间的小时、分钟可手动调整;

(4)采用+5V电源供电。

二、设计原理

1、由石英晶体多谐振荡器或555定时器和分频器产生1HZ标准秒脉冲。

2、“秒”、“分”电路均为00—59的六十进制计数、译码、数码管显示电路;

3、“时电路”为00—23的二十四进制计数、译码、显示电路;

4、由与非门控制电路来校正“时”、“分”电路。

 (图2.1)

三、设计思路

根据题目,我们可以分析出:数字电子钟是由多块数字集成电路构成的,其中有振荡器,分频器,校时电路,计数器,译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器,不同进制的计数器产生计数,译码器和显示器进行显示,通过校时电路实现对时,分的校准。

1.秒脉冲发生信号:

振荡器又包括由集成电路555与RC组成的多谐振荡器,用石英晶体构成的振荡器,两种方案如下图所示:

(1)由555定时器与RC构成的多谐振荡器,

由频率计算公式可知:     (公式1)

R3为可调电位器,调节R3可使输出的频率为1khz。电路如下图所示:

 

 (图3.1)

产生的波形如下图所示:

(图3.2)

(图3.3)

综上所述,一般来说,振荡器的频率越高,计时的精度就越高。因为本电路对精度没有较高的要求,因此,我们选用由集成电路555与RC组成的多谐振荡器。

2、分频电路

(1)利用来实现分频,74LS90为中规模TTL集成计数器,可实现二分频、五分频和十分频等功能,它由一个二进制计数器和一个五进制计数器构成。

电路图如下所示:(图3.4)以上的两个7490N构成了25分频电路

将三个74ls90级联即可实现=1000分频。其中脉冲发生信号从第一个74ls90的14端口进入,从最后的计数器11端口输出的即为1hz的方波信号。

(2)也可利用十进制计数74160来分频,或者是二进制计数器74ls161来分频,原理都是把计数器利用反馈清零或反馈置数接成十进制,然后级联即可。

3、计时电路模块:将其分为“时”,“分”,“秒”三个分模块,然后将其级联起来便可达到要求。电路图如下:

(1)“时”模块:(3.5)

利用74ls08与门反馈均接到两个计数器的置零端,74ls90为同步清零,则应74ls08接成“24”来实现二十四进制。

(2)“分”模块:

(3.6)

同样利用74ls08同步清零法来实现六十进制。

(3)同分钟一样的方法来实现“秒”模块。

5、校正电路模块

数字钟启动后,每当数字钟显示与实际时间不符时,需要根据标准时间进行校时。校“秒”时,采用等待校时。校“分”、“时”的原理比较简单,        采用加速校时。对校时电路的要求是 :

1)在小时校正时不影响分钟和秒的正常计数 。

2)在分校正时不影响秒和小时的正常计数 。

工作情况为:

不校正时,J1和J2都闭合,正常计时。

校正时位时, J2断开,J3往下打,输入快速脉冲自动校时;

校正分位时,J1断开,J3上打,输入快速脉冲自动校时。

校正秒位时,J9往左打,输入快速脉冲自动校时。

6、报时模块

根据要求,报时时间为第50、52、54、56、58、00秒,因此首先将分钟的59与秒钟50、52、54、56、58相与(信号1),秒钟个位连接参照卡洛图如下:

 

从卡诺图可得出,要是输出的0,2,4,6,8为有效信号,L=A’D’+B’C’D’=(A+D)’+(B+C+D)连接如全图所示。然后再让时针的进位信号与L相或,记得到标准蜂鸣器电路输入信号(NPN基极信号)。

四.总体方案

    本电路是以555定时器组成多谐振荡器作为频率发生器,多谐振荡器产生1000HZ的振荡波,经过分频器分频,分解成1HZ的脉冲波,随后经过秒计数器,秒计时器是60进制计数器,当计数器计数到60时产生进位脉冲,到分计数器。分计数器也是60进制计数器,当分计数器计数到60时,再次产生更高一级的进位脉冲,脉冲送到时计数器,实现了分向时的进位。

当需要进行校时时,打开对应的开关,进行对应位置上的校时,此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下,秒的个位加法计数器开始记数,通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后,秒个位计数器完成一次循环,秒十位计数器的CP与秒个位计数器的CP同步,秒十位开始计数,秒十位计数器工作1次,通过译码器和数码显示管,秒十位数字加1。当经过60个脉冲信号,秒部分电路完成一个周期,分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲,分钟个位计数器工作一次,通过译码器和数码显示管,分钟的个位数字加1。分部分的工作方式与秒部分电路完全相同。当经过3600个脉冲信号,分钟部分电路完成一个周期,小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲,小时个位计数器工作一次,通过译码器和数码显示管,小时的个位数字加1。当小时个位部分完成一个周期,小时十位计数器的CP与小时个位计数器的CP同步,小时十位开始计数,小时十位计数器工作1次,通过译码器和数码显示管,小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4,小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号,小时部分清零,从而完成了1次24小时计时。

五.具体实现

由图我们可以看出,振荡器产生的信号经过分频器作为产生秒脉冲,秒脉冲送入计数器,计数结果经过“时”、“分”、“秒”,译码器,显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器,由不同进制的计数器,译码器和显示电路组成计时系统。秒信号送入计数器进行计数,把累计的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器,译码器,显示器构成;“分”、“秒”显示分别由六十进制的计数器,译码器,显示器构成;校时电路实现对时,分的校准。

六.各部分定性说明以及定量计算

1.振荡器

秒发生电路---振荡器是计时器的核心,振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说,振荡器的频率越高,计时精度就越高,但耗电量将越大。所以,在设计电路时要根据需要而设计出最佳电路。

在此设计中,我采用的是精度不高的,由集成电路555与RC组成的多谐振荡器。

555定时器是一个模拟与数字混合型的集成电路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便,只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。

  目前生产的定时器有双极型和CMOS两种类型,其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常,双极型定时器具有较大的驱动能力,而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽,并可承受较大的负载电流。双极型定时器电源电压范围为5~16V,最大负载电流可达200mA;CMOS定时器电源电压范围为3~18V,最大负载电流在4mA以下。

左面图 是555定时器内部组成框图。它主要由两个高精度电压比较器C1、C2,一个RS触发器,一个放电三极管和三个5KΩ电阻的分压器而构成。

(图4.1)

它的各个引脚功能如下:

1脚:外接电源负端VSS或接地,一般情况下接地。

8脚:外接电源VCC,双极型时基电路VCC的范围是4.5 ~ 16V,CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。

3脚:输出端Vo

2脚: 低触发端

6脚:TH高触发端

4脚: 是直接清零端。当 端接低电平,则时基电路不工作,此时不论 、TH处于何电平,时基电路输出为“0”,该端不用时应接高电平。

5脚:VC为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压,当该端不用时,应将该端串入一只0.01μF电容接地,以防引入干扰。

7脚:放电端。该端与放电管集电极相连,用做定时器时电容的放电。

在1脚接地,5脚未外接电压,两个比较器A1、A2基准电压分别为

的情况下,其功能如下表:

(表4.1)

               

由图1可知,接通电源后,电容C1被充电,vC上升,当vC上升到大于2/3VCC时,触发器被复位,放电管T导通,此时v0为低电平,电容C1通过R2和T放电,使vC下降。当vC下降到小于1/3VCC时,触发器被置位,v0翻转为高电平。电容器C1放电结束;当C1放电结束时,T截止,VCC将通过R1、R2向电容器C1充电;当vC上升到2/3VCC时,触发器又被复位发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其周期为 : 。

本设计中,由电路图可知R1和C的值,然后再根据调节R2的值可使得T=1s。

2.分频器

分频器的功能主要有两个:一个是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号,如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。

本设计中,由于振荡器产生的信号频率太高,要得到标准的秒信号,就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。

74LS90的引脚图及其功能图如下图所示:                                        74ls90引脚图:

   (图4.2)

                                                   

74ls90真值表:(表4.2)

十分频时:输入接A,B与相连,从输出;

五分频时:输入接A,B与相连,从输出;

二分频时:输入接A,B与相连,从输出。

(注:一般芯片的NC引脚在应用中必须悬空,不允许接任何外围。因为NC脚,可能是悬空的脚,也可能是用于测试的脚。)

3、计数器

本设计所采用的是十进制计数器74SL90,根据时分秒各个部分的的不同功能,设计成不同进制的计数器。秒的个位,需要10进制计数器,十位需6进制计数器(计数到59时清零并进位),秒部分设计与分钟的设计完全相同;时部分的设计为当时钟计数到24时,使计数器的小时部分清零,从而实现整体循环计时的功能。

计数部分:利用74LS90芯片和74LS08芯片组成的计数器,它们采用异步连接,利用外接标准1Hz脉冲信号进行计数。

显示部分: 将六片74LS90的Q0Q1Q2Q3脚分别接到CD4511上的输入上,根据脉冲的个数显示时间。

秒信号经过计数器之后分别得到显示电路,以便实现用数字显示时、分、秒的要求,计时电路共分三部分:计秒、计分和计时。其中,计秒和计分都是60进制,而计时为24进制,可以采用两个十进制计数器74LS90实现24进制、60进制计数器。

(1)六十进制计数

由分频器来的秒脉冲信号,首先送到“秒”计数器进行累加计数,秒计数器应完成一分钟之内秒数目的累加,并达到60秒时产生一个进位信号,所以,选用2片74LS160和一片74LS00组成六十进制计数器,采用反馈归零的方法来实现六十进制计数。其中,“秒”十位是六进制,“秒”个位是十进制。

秒的个位部分为逢十进一,十位部分为逢六进一,从而共同完成60进制计数器,当计数到59时清零并重新开始计数。个位实现10进制计数和进位功能,秒的十位在计数至0110时由与非门反馈清零实现6进制。

注:分钟电路设计与秒电路完全相同。

(2)二十四进制计数器:

选用2片74LS90和一片74LS08组成24进制计数器,采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时利用74ls08与门使两芯片异步清零。

4.显示器

本实验采用七段显示器

5.校正时、分

当数字钟走时出现误差时,需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。6.电路整点报时。

七.实验仿真

在电子电路计算机仿真软件Multisim10.0中进行调试和仿真数字电子钟,得到的仿真电路图如附二图所示。

由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号,进入60进制的“秒”计时,“秒”的分位进入60进制的“分”计时,最后,由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”,“分”进行校时,从而得到正确的时间的。

八.整体电路

九.元器件清单

(1)74LS90( 10片)             (2)74LS00(2片)

(3)74LS08(1片)               (4)74LS04(1片)

(5)CD4511(6片)               (6)数码显示器(6片)

(7)555计时器(1片)            (8)100K电位器

(9)电阻5.1K(1个)10k(4个)   (10)电容0.01uf(2个)

(11)单刀双掷开关(2个)         (12)单刀单置开关(3个)

(13)+5V电源若干                 (14)导线等

十.总结  

    通过实验认真分析了7490,555定时器的使用方法,获得了宝贵的学习经验。加深了对数字电路分析方法的理解。                                                             


第二篇:数电数字电子时钟设计


数电数字电子时钟设计

数字电子时钟设计

姓 名 何旭光 学 号 313107010106 年 级 2131 专 业 自动化 系 (院) 信息工程 指导教师 蒋龙云

20xx年7月7日

1

2

课 程 设 计 任 务 书

设计题目:

数字电子时钟课程设计

功能描述:

(1)显示天、时、分、秒。

(2)可以24小时制

(3)可以显示30天

(4)具有正点报时功能。

设计目的:

数字电子钟是一种用数字电路技术实现天、时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择。本设计采用74LS160、带有译码器的数码管和适当的门电路构成,可实现对天、时、分、秒等时间信息的采集和较时功能地实现。设计一个数字计时器,可以完成00:00:00:00到29:23:59:59的计时功能,并在控制电路的作用下具有初始化功能。能进行正常的天时分秒计时功能。分另由八个个数码管实现天时分秒的计时。同时实现报时。通过proteus软件平台,设计含天、小时、分钟、秒钟显示功能的数字时钟。 3

目 录

一、前言………………………………………………………………4

二、设计任务…………………………………………………………5

1.设计思路…………………………………………………………5 2 .设计方案…………………………………………………………5

2.1 时间脉冲产生电路……………………………………………6

2.2 计数电路………………………………………………………7

2.2.1 秒位计数电路………………………………………………7

2.2.2 分位计数电路………………………………………………8

2.2.3 时位计数电路………………………………………………8

2.2.4 天位计数电路………………………………………………9

2.3 译码显示电路………………………………………………10

2.4 报时电路……………………………………………………11

2.5 初始化电路…………………………………………………12

三、完整电路………………………………………………………13

四、调试……………………………………………………………15

五、心得体会………………………………………………………15附录Ⅰ:元器件明细表……………………………………………16 附录Ⅱ:参考文献…………………………………………………17

4

一、前 言

所谓数字钟,是指利用数电电路构成的计时器。相对机械钟而言,数字钟能达到准确计时,并显示天、时、分、秒,同时能对该钟进行调整。在此基础上,还能够实现整点报时的功能。设计过程采用系统设计的方法,先分析任务,得到系统要求,然后进行总体设计,划分子系统,然后进行详细设计,决定各个功能子系统中的内部电路,最后进行测试。本文针对简易数字钟的设计要求,由上而下层次化的设计,先定义和规定各个模块的结构,再对模块内部进行详细设计。详细设计的时候又根据可采用的芯片,分析各芯片是否适合本次设计,选择较合适的芯片进行设计,最后将设计好的模块组合调试,并最终在protues下仿真通过。

5

二、设计任务

1.设计思路

能按时钟功能进行天、时、分钟、秒计时,能调时调分,能整点报时,使用3个2位数码管显示。总体设计:本阶段的任务是根据任务要求进行模块划分,提出方案,并进行比较分析,最终找到较优的方案。该方案的优点是模块内部简单,模块间关系较明确。

2.设计方案

数字电子钟由信号发生器、“天、时、分、秒”计数器、译码器及显示器、整点报时电路等组成。

数字电子钟系统框图如下:

6

2.1时间脉冲产生电路

我们采用555定时器多谐振荡器产生1HZ的脉冲作为电路的标准脉冲。

电路中,有10uf电容和0.01uf电容各1个,555定时器一个1个,48kΩ电阻4个。

数电数字电子时钟设计

7

2.2计数电路

根据设计要求,电子钟由秒、分、时、天,四部分组成,下面分别对四部分电路进行阐述。

2.2.1秒位计数电路

由于以上所说555定时器多谐振荡器可产生1Hz的时钟信号,所以可以直接把所得的1Hz信号作为秒位计数器的时钟信号。

计数方面选择具有计数功能的74LS160芯片,采用反馈清零方法,组成60进制的计数器,60秒之后产生进位信号,与电子钟的秒位60后进位相对应。

下图为一个60进制计数器,由两个74ls160芯片级联而成的60进制计数器。时钟信号CLK为同一信号源,秒个位的进位给ENP和ENT,置数端都接高电平,利用秒十位0110这个状态作为清

数电数字电子时钟设计

8

零信号,也是进位信号,组成一个六进制计数器。这样,个位与十位组合而成的就是一个60进制计数器。

数电数字电子时钟设计

60进制计数器电路级联图

2.2.2分位计数电路

分位计数器同样采用74LS160芯片,用秒位的进位信号作为时钟信号,秒位60秒产生一个进位信号,当秒位产生一次进位信号,分位相应地计一个数,与数字电子钟秒位60秒后分位计数一次相对应。同时用74LS160采用反馈清零法组成一个60进制计数器,计数到60后产生一个进位信号,作为时信号的时钟信号。

与秒位相同,也是由两个74ls160芯片级联而成的60进制计数器。时钟信号CLK都接秒位的最后进位的那个信号,分个位的进位给ENP和ENT,置数端都接高电平,利用分十位0110这个状态作为清零信号,也是进位信号,组成一个六进制计数器。这样,个位与十位组合而成的就是一个60进制计数器。如上图

2.2.3时位计数电路

9

原理跟以上阐述的一样,分位计数到60后产生一个进位信号作为时位的时钟信号,60分钟后,时位计一次数,与数字电子时钟相对应。同样用74LS160计数,所不同的是在时位需要用反馈清零法组成一个24进制计数器。

下图为一个24进制计数器,由两个74ls160芯片级联而成的24进制计数器。时钟信号CLK都接分为最后进位的那个信号,时个位的进位给ENP和ENT,置数端都接高电平,利用时十位0010和时个位0100这个状态作为清零信号,也是进位信号,组成一个个位4进制,十位2进制的计数器。这样,个位与十位组合而成的就是一个24进制计数器。

数电数字电子时钟设计

24进制计数器电路级联图

2.2.4天位计数电路

原理跟以上阐述的一样,时位计数到24后产生一个进位信号作为时位的时钟信号,24小时后,天位计一次数,与数字电子时钟相对应。同样用74LS160计数,所不同的是在时位需要用反馈清零法组成一个30进制计数器。

10

下图为一个30进制计数器,由两个74ls160芯片级联而成的30进制计数器。时钟信号CLK都接时位最后进位的那个信号,天个位的进位给ENP和ENT,置数端都接高电平,利用时十位0011这个状态作为清零信号,也是进位信号,组成一个3进制的计数器。这样,个位与十位组合而成的就是一个30进制计数器。

数电数字电子时钟设计

24进制计数器电路级联图

2.3译码显示电路

译码显示是将计数器的状态直观地显示出来。

以7448芯片作为驱动,通过共阴数码管显示出来,通过2片7448和两个数码管级联成十位和个位,如下图!

11

图为数码管显示电路级联图

2.4报时电路

为增强数字电子钟的功能,有必要加上报时功能。可利用蜂鸣器与组合逻辑电路,设计成到59分59秒响起。

选用buzzer作为蜂鸣器,将工作电压改为1v,一个npn三极管,一个电阻1k欧姆,与非门,与门,非门,级联后,当分位到达五十九同时秒位到达五十九时蜂鸣器开始工作。下图为级联后的图。

数电数字电子时钟设计

12

图为整点报时级联图

2.5初始化电路

由于时间原因,没有校时电路,只有通过初始化电路来给时钟初始化,是时间能够较为正常的运行,通过三个开关把天、时、分的清零端接地以达到清零的效果。三个开关也要注意顺序,先从分开始清零,然后是时,最后是天。下图为初始化控制电路图

数电数字电子时钟设计

图为初始化电路

数电数字电子时钟设计

13

三、完整电路

将时间脉冲产生电路,秒位、分位、时位、天位计数器电路,显示译码电路,报时电路,初始化控制电路这些模块相连接,组成总的设计电路,即数字电子钟电路

14

15

四、调试

电路设计好之后需要经过调试确认电路可行性后,再写实验报告。调试顺序为:时间脉冲产生电路,计数器模块,译码显示电路模块,报时电路模块。每个模块进行调试都确认无误后,即可把每个模块连接好,组成一个完整的数字电子钟。根据Proteus软件对电路仿真后得出的结论是没有问题的,在一般情况下接线后不会有问题,但是前提是调试时接线不能接错。

五、心得体会

经过长达两个星期的设计与思考,最终在Proteus上完成了数字钟的模拟。其间遇到了许多问题,但最后都一一得到解决。现将心得体会总结如下:

1. 设计初期要考虑周到,否则后期改进很困难。应该在初期就多思考几个方案,进行比较论证,选择最合适的方案动手设计。总体设计在整个设计过程中非常重要,应该花较多的时间在上面。

2. 方案确定后,才开始设计。设计时,多使用已学的方法,如列真值表,化简逻辑表达式,要整体考虑,不可看一步,做一步。在整体设计都正确后,再寻求简化的方法。

3. 在设计某些模块的时候无法把握住整体,这时可以先进行小部分功能的实现,在此基础上进行改进,虽然可能会多花一些时间,但这比空想要有效的多。

4. 尽可能是电路连线有序,模块之间关系清楚,既利于自己 16

修改,也利于与别人交流。如果电路乱的连自己都看不懂,那还如何改进和扩展。

5. 很多难点的突破都来自于与同学的交流,交流使自己获得更多信息,开拓了思路,因此要重视与别人的交流。

6. 应该有较好的理论基础,整个实验都是在理论的指导下完成了,设计过程中使用了许多理论课上学的内容,如真值表、卡拉图等。本次设计把理论应用到了实践中,同时通过设计,也加深了自己对理论知识的理解和掌握。

译码器7448 附录Ⅰ:元器件明细表 个

计数器 74LS160 个

与非门 74LS00 个

与非门 74LS13 2个

电阻 1KΩ 非门 7404 个

电容 CAP10UF 1个

17 8 8 4 个 2 1

附录Ⅱ:参考文献

(1)康华光.2005.电子技术基础.武汉:高等教育出版社.246-302。

(2)Proteus软件内的帮助文件。

(3)清华大学教研组编,阎石主编:《数字电子技术基础》(第五版),北京, 高等教育出版社。2006

(4)彭介华.电子计数课程设计指导.北京:高等教育出版社。 18

更多相关推荐:
数字电子钟的设计报告

数字电子钟设计报告数字电子钟设计报告目录1实验目的22实验题目描述和要求23设计报告内容231实验名称232实验目的233实验器材及主要器件234数字电子钟基本原理335数字电子钟单元电路设计参数计算和器件选择...

数字电子时钟课程设计报告

华北科技学院课程设计数字时钟课程设计报告目录一设计的目的任务和要求2二设计的方案的选择与论证4三电路的设计5a设计内容5b数字时钟结构的设计5c设计步骤61时钟脉冲发生器的设计62时分秒计数电路的设计83计数器...

单片机的电子时钟设计报告

科技创新实践数字时钟设计刘悦09010101025020xx716用AT89S52单片机设计电子时钟的实验报告目录单片机的个性化电子钟设计报告1一设计背景1二作品介绍1三设计目的及意义1四设计要求五总体方案设计...

数字电子时钟设计报告

单片机原理与应用课程设计数字电子时钟设计院系自动化工程系专业测控技术与仪器班级09测控二班学号20xx20xx3225姓名付强指导老师闫智武20xx年12月3号单片机课程设计报告一系统设计目的熟悉51系列单片机...

51单片机电子时钟课程设计报告

JINGCHUUNIVERSITYOFTECHNOLOGY单片机原理及应用课程设计报告题目电子时钟专业电气工程及其自动化班级20xx级电工2班学号20xx401020xx2姓名王贞指导教师邹云峰提交日期20xx...

电子钟课程设计报告

1234目录绪论6第一章电子时钟711电子时钟简介712工作原理7第二章单片机简介及应用821单片机的简介822单片机的发展823单片机的特点924AT89C51单片机简述1025单片机的应用实例10第三章Pr...

51单片机电子时钟设计报告

电子时钟实验报告全部代码在文档末尾51单片机LCD1602液晶显示屏平台下编程实现可直接编译运行目录一实验目的1二实验要求2三实验基本原理2四实验设计分析2五实验要求实现3A电路设计31整体设计32分块设计42...

单片机电子时钟的设计报告

单片机电子时钟的设计目录1引言12设计任务与要求221设计题目222设计要求23系统的功能分析与设计方案331系统的主要功能332系统的设计方案333数码管显示工作原理434电路硬件设计5341设计原理框图53...

数字电子钟设计报告

华南农业大学电子线路综合设计数字电子钟设计作者XXX班级11电气10班组别08组指导老师XXX20xx年5月摘要电子数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性因此得到...

电子钟毕业设计[VHDL设计报告]

基于VHDL的多功能数字钟设计报告题目多功能数字钟姓名学号指导老师设计时间一VHDL的发展硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言利用这种语言数字电路系统的设计可以从上层到下层从抽象到具体逐...

模拟电子时钟c语言课程设计设计报告-精品

石家庄铁道大学课程设计模拟电子时钟单位电气与电子工程学院分院系专业电气学号学生姓名指导教师完成日期20xx年5月29日摘要电子时钟是一种用电脑实现时分秒计时的装置与机械时钟相比具有更高的准确性和直观性且无机械装...

数字电子钟设计报告(样本)

数字电子钟设计报告电子线路课程设计报告系别自动化专业班级自动化0803学生姓名冯刚指导教师朱定华课程设计时间20xx年05月31日20xx年06月12日华中科技大学武昌分校1数字电子钟设计报告目录1课程设计目的...

电子时钟设计报告(29篇)