数字电子钟设计报告

目  录

1．实验目的………………………………………………………………………2

2．实验题目描述和要求 …………………………………………………………2

3．设计报告内容…………………………………………………………………2

3.1实验名称………………………………………………………………………2

3.2实验目的………………………………………………………………………2

3.3实验器材及主要器件…………………………………………………………2

3.4数字电子钟基本原理…………………………………………………………3

3.5数字电子钟单元电路设计、参数计算和器件选择…………………………3-7

3.6数字电子钟电路图……………………………………………………………7

3.7数字电子钟的组装与调试……………………………………………………7-8

4．总结……………………………………………………………………………8

参考文献 …………………………………………………………………………9

1．实验目的

※掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；

※提高电路布局﹑布线及检查和排除故障的能力；

※培养书写综合实验报告的能力。

2．实验题目描述和要求

（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟；

（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试；

（3）画出框图和逻辑电路图，写出设计、实验总结报告；

（4）选做：整点报时。在59分51秒、53秒、55秒、57秒输出500Hz音频信号，在59分59秒时输出1000Hz信号，音频持续1s，在1000Hz音频结束时刻为整点。

3．设计报告内容

3.1实验名称

数字电子钟

3.2实验目的

·掌握数字电子钟的设计、组装与调试方法；

·熟悉集成电路的使用方法。

3.3实验器材及主要器件

（1）74LS48（ 6片）

（2）74LS90（5片）

（3）74LS191（1片）

（4）74LS00（5片）

（5）74LS04（3片）

（6）74LS74（1片）

（7）74LS2O（2片）

（8）555集成芯片（1片）

（9）共阴七段显示器（6片）

（10）电阻、电容、导线等（若干）

3.4数字电子钟基本原理

数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。

  图3-4

3.5数字电子钟单元电路设计、参数计算和器件选择

1.振荡器

石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。

一般来说，振荡器的频率越高，计时精度越高，但耗电量将增大。如果精度要求不高也可以采用由集成电路定时器555与RC组成的多谐振荡器。如图3-4-1所示。设振荡频率f=1KHz，R为可调电阻，微调R1可以调出1KHz输出。

2.分频器

由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。如图3-4-2所示。

 

3.计数器

秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为十二进制。

（1）六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用一片74LS90和一片74LS92组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-4-3-1所示。

 

（2）十二进制计数

“12翻1”小时计数器是按照“01——02——03——……——11——12——01——02——……”规律计数的，这与日常生活中的计时规律相同。在此实验中，小时的个位计数器由4位二进制同步可逆计数器74LS191构成，十位计数器由D触发器74LS74构成，将它们级连组成“12翻1”小时计数器。

计数器的状态要发生两次跳跃：一是计数器计到9，即个位计数器的状态为Q03Q02Q01Q00=1001，在下一脉冲作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10=1；二是计数器计到12后，在第13个脉冲作用下个位计数器的状态应为Q03Q02Q01Q00=0001，十位计数器的Q10=0。第二次跳跃的十位清0和个位置1信号可由暂态为1的输出端Q10，Q01，Q00来产生。

4.译码器

译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，74LS48出去全1。

5.显示器

本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。

6.校时电路

当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我们接入一个RC组成的防抖动电路来控制。

图3-4-6-1  校时开关的功能表

图3-4-6-2    校时电路

3.6数字电子钟电路图

3.7数字电子钟的组装与调试

由图3-4所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。

级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01μF的小电容相并联。

4.总结

虽然我们学习了模电和数电，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。

为期两周的课程设计使我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。

同时对普通计数器如何构成n进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。

在电脑制作文档的过程中，我也对办公软件有了更进一步的了解，使我对办公软件有了更深层次的掌握。

参考文献

1. 现代数字电路与逻辑设计  清华大学出版社  北京交通大学出版社.

2. 模拟电子技术（修订版）  清华大学出版社  北京交通大学出版社

3. 模拟电子技术教程   电子工业出版社

5. 朱定华主编.电子电路测试与实验.北京：清华大学出版社，2004.

第二篇：数字电子技术课程设计报告——电子钟设计

数字电子技术课程设计报告

课 题：数字钟的设计与制作

学 年：09学年 学 期： 第二学期 专 业：

班 级：

姓 名：

时 间：20xx年6月20日—20xx年6月26日

数字电子技术课程设计报告

一、设计目的

数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制作数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.

二、设计内容及要求

（1）设计指标

① 由晶振电路产生1HZ标准秒信号；

② 分、秒为00~59六十进制计数器；

③ 时为00~23二十四进制计数器；

④ 周显示从1~日为七进制计数器；

⑤ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ⑥ 整点具有报时功能，当时间到达整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。

（2）设计要求

① 画出电路原理图（或仿真电路图）；

② 元器件及参数选择；

③ 电路仿真与调试。

（3）制作要求 自行装配和调试，并能发现问题和解决问题。

（4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、原理框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图（1）所示。由图（1）可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校对电路；六十进制秒、分计数器、二十进制时计数器及七十进制日计数器；以及秒、分、时的译码显示部分等。

四、主要部分的实现方案

1 秒脉冲电路

由晶振32768Hz经 CD4060分频为2Hz，再经过74LS74一次分频，即得1Hz 标准秒脉冲，提供给时钟计数脉冲。如图示：

20pF 74LS74

10 Q 1Hz

CD4060 Q14 C1

3—20pF 1D

11 R

32768Hz 22MΩ 12

2 时间计数器电路

由6个74LS90 计数器组成时分秒的计数电路，74LS90 是4位二进制同步加计数器，它的设置为多片集成计数器的级联提供方便。它具有异步清零，同步并行预置数，保持和计数的功能。

（１）秒计数器

秒的个位计数单元为10进制计数器，当QDQCQBQA变成1010时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过1011到1111的状态，又从0000开始，如此重复。秒的十为计数单元为6进制，当QDQCQBQA变成0101时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，如此就是60进制。同时秒十位上的0101时，要把进位信号传输给“分”个位的计数单元。

（2）分计数器

分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。 秒脉冲发生器

（3）时计数器

当“时”十位的QDQCＱBＱA为0000或0001时，“时”的个位计数单元是十进制计数器，当他的QDQCQBQA到1010时，通过与非门使得个位74LS90上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的QDQCQBQA为0010时，通过与非门使得该74LS90的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的QDQCQBQA为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数

( 4 ) 日计数器

日计数器由两个74LS74，四个TTL 和一个 74LS20 构成，实现了七定制的功能。每个74LS74控制一个输入，即控制QDQCQBQA中的一个。当从0000到0111 时，显示是按照74LS74集成们电路的逻辑功能来实现的，当为0111的时候，QCQBQA各为1 1 1 ，他们三个通过74LS74 与非门输出为0 。再与QD 所控的0 通过 TTL集成门电路输出了0 ，如此循环，使得四个TTL 输出都为 0000。即使得输出变为了“置零”状态。从而实现了七禁止循环。如下图所示:

3 数字钟的译码及显示单元电路

译码显示采用共阳极LED八段数码管和译码器74SL247组成。

4.整点报时电路

电路应在整点前10秒钟内开始整点报时，即当时间在59分54秒到59分59秒期间时，报时电路报时控制信号。

当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA 、个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。

报时电路由74LS08高音和74LS04低音通过74LS32来构成。

五、实验过程中遇到的问题及解决方法

大部分的线路都连完了之后，我们用干电池进行了试验，结果发现数码管不发光。于是重新检查电路，发现有几处的地线与地线、电源线与电源线之间没有连接，连上后数码管可以正常发光。但是问题接踵而至，数字不会变动，即没有起振。检查晶振等原件及附近电路，未发现问题。再检查74LS90的接线，发现管脚多处未接地，接上后数字开始跳动。秒的显示正常，但是不进位，经过检查发现是某一根线接错了，改正后进位正常。时、分、秒的显示都正常后，日的显示又出现了问题。在欧阳同学反复检查与试验之下，终于发现了错误的根源。纠正了接错的导线之后，终于，数字钟可以正常显示时间。

当遇到蜂鸣器不能在要求的时间上发声时，我们请教了部分已经完成设计的同学，了解到了一些可能的原因，对这些可能一一试验，究其根本，并最终解决了问题,达到了预期的目标。

六、心得体会

通过这次对数字钟的设计与制作，让我们了解了设计电路的程序，也让我们了解了数字钟的原理和设计理念。要设计一个电路总要对着一个参考电路图才可以连接，但是最后的成品却不一定与想象的完全一样，因为在事迹接线中有着各种各样的条件制约，所以要合理布局这样连出来的成品才比较美观。设计过程中，在一次又一次的失败面前，我们没有退缩，而是勇敢的去面对，积极的去解决，充分运用所学知识和他人的帮助，最终取得了成功。通过亲自动手连线，试验，遇到问题，解决问题，我们巩固了书本的知识，同时也学到了新的学问，明白了实践的可贵性。动手能力的提高，细心与耐心的培养，品尝自己劳动成果的喜悦，是我们在这次课程设计中最大的收获。

七、元器件

1．四连面包板1块

2．镊子1把

3．剪刀1把

4．共阳八段数码管7个

5．导线若干

6．74LS90 集成块6块

7．CD4060集成块1块

8．74LS247集成块7块

9．74LS20 集成块1块

10．74LS00 集成块1块

11．74LS08集成块2块

12．74LS32 集成块 1块

13．74LS04 集成块 1块

14 74LS74 集成块 4块

15．32.768k时钟晶体1个

16．22pF和20pF可调电容各一个

17．三极管8050一个

18．300Ω7个 22MΩ一个 1KΩ一个

八、参考资料及文献 参考资料：

《电子技术基础（数字部分）（第四版）》 《电路及电子技术实验》

《电工电子技术实践教材》

10KΩ一个