数字电路与EDA实践教程

       实验报告

 

实验六触发器设计

一、实验目的

  (1)认识RS触发器、JK触发器、D触发器和T触发器。

 

  (2)掌握RS触发器、JK触发器、D触发器和T触发器的逻辑功能及动作特点。

 

(3)能够通过CPLD开发实现具有触发器功能的数字电路。

二、实验原理及内容

实验一 JK触发器

要求设计一个合理的电路，通过MAX+plusⅡ软件仿真和CPLD实现验证JK触发器的逻辑功能，并掌握其动作特点。此次设计的JK触发器如图所示。JK触发器功能表如下。

          异步置位端PRN

 

         J端                          输出端Q

       CP端

          K端

 

          

             异步复位端CLRN

…… …… 余下全文

 

本科学生设计性实验报告

学号   124100158     姓名   颜洪毅 

学院信息学院专业、班级计算机科学与技术

实验课程名称   数字逻辑与数字系统  

教师及职称         王坤       

    开课学期 20## 至 20## 学年第一学期

            填报时间  2013  年  11  月  10  日

云南师范大学教务处编印

一、实验设计方案

二、实验报告

三．实验总结

…… …… 余下全文

学生实验报告

…… …… 余下全文

实  验  报  告

学院：    计算机科学学院专业：  计算机应用技术（2）班             20##年05  月09  日

…… …… 余下全文

学生实验报告

…… …… 余下全文

深 圳 大 学 实 验 报 告

      课程名称：­  数字电路与逻辑设计               

      实验项目名称：集成触发器功能测试及转换                            

              

学院：计算机与软件学院                       

        

      专业：软件工程                                 

…… …… 余下全文

实验II、触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的逻辑功能

2、掌握集成触发器的逻辑功能及使用方法

3、熟悉触发器之间相互转换的方法

二、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。

1、  基本RS触发器

如图1为两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”段，因为=0（=1）时触发器被置为“1”；为置“0”端，因为=0（=1）时触发器被置“0”，当==1时状态保持；==0时，触发器状态不定，应避免此种情况发生，表1为基本RS 触发器的状态表。

 

图1、基本RS触发器

表1、基本RS触发器功能表

基本RS触发器也可以用两个“或非门”组成，此时为高电平触发有效。

2、  JK触发器

在输入信号为双端的情况下，JK触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降沿出发的边沿触发器。引脚功能及逻辑符号如图2所示。

 

图2、74LS112双JK触发器引脚排列及逻辑符号

JK触发器的状态方程为： =J+ 

J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或者两个以上输入端时，组成“与”的关系。和为两个互补输出端。通常把=0，=1的状态定为触发器“0” 状态；而把=1，=0定为“1”状态。下降沿触发JK触发器功能表如表2所示。

表2、JK触发器功能表

JK触发器常被用作缓冲存储器，移位寄存器和计数器。

3、  D触发器

…… …… 余下全文