篇一 :组合逻辑电路实验报告

实验报告

课程名称:数字电子技术基础实验 指导老师:樊** 成绩:

实验名称:组合逻辑电路实验 实验类型:设计类 同组学生姓名:

一、实验目的和要求(必填) 二、实验内容和原理(必填)

三、主要仪器设备(必填) 四、操作方法和实验步骤

五、实验数据记录和处理 六、实验结果与分析(必填)

七、讨论、心得

一.实验目的

1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。

2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。

3.掌握组合集成电路元件的功能检查方法。

4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。

二、主要仪器设备

74LS00(与非门) 74LS55(与或非门) 74LS11(与门) 导线 电源 数电综合实验箱

三、实验内容和原理及结果

(一)一位全加器

实验原理:全加器实现一位二进制数的加法,输入有被加数、加数和来自相邻低位的进位;输出有全加和与向高位的进位。

实验内容:用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路,并进行功能测试。

设计过程:首先列出真值表,画卡诺图,然后写出全加器的逻辑函数,函数如下:

异或门可通过即一个与非门(74LS00),一个与或非门(74LS55)来实现。 仿真与实验电路图:仿真与实验电路图如图 1 所示。

实验数据记录以及实验结果

全加器实验测试结果满足全加器的功能,真值表:

组合逻辑电路实验报告

(二)奇偶位判断器

实验原理:数码奇偶位判断电路是用来判别一组代码中含 1 的位数是奇数还是偶数的一种组合电路。

实验内容:用 74LS00与非门和 74LS55 与或非门设计四位数奇偶位判断电路,并进行功能测试。

设计过程:首先列出真值表,画卡诺图,然后写出电路的逻辑函数,即 Z=A⊕B⊕C⊕D ,当代码中含1的位数为奇时,输出为1,二极管发光。然后根据所提供的元件(两个 74LS00与非门、三个 74LS55与或非门),对该逻辑函数进行转化,使得能在现有元件的基础上实现该逻辑函数。Z=((A⊕B)⊕(C⊕D)),可用设计三个异或门来实现,即两个 74LS00与非门(实际用到了6个独立的与非门)、三个 74LS55与或非门来实现。

…… …… 余下全文

篇二 :组合逻辑电路实验报告

甘肃政法学院

本科生实验报告

(组合逻辑电路的设计)

姓名:

学院:

专业:

班级:

实验课程名称:数字电子技术基础

实验日期:

指导教师及职称:

实验成绩:

开课时间:

甘肃政法学院实验管理中心印制

…… …… 余下全文

篇三 :组合逻辑电路的设计实验报告

广西大学实验报告纸

_______________________________________________________________________________

实验内容___________________________________________指导老师

【实验名称】

组合逻辑电路的设计

【实验目的】

 学习组合逻辑电路的设计与测试方法。

【设计任务】

用四-二输入与非门设计一个4人无弃权表决电路(多数赞成则提案通过)。

要求:采用四-二输入与非门74LS00实现;使用的集成电路芯片种类尽可能的少。

【实验用仪器、仪表】

  数字电路实验箱、万用表、74LS00。

【设计过程】

设输入为A、B、C、D,输出为L,根据要求列出真值表如下

真值表

根据真值表画卡若图如下

由卡若图得逻辑表达式

用四二输入与非门实现

实验逻辑电路图

      实验线路图

【实验步骤】

1.  打开数字电路实验箱,按下总电源开关按钮。

2.  观察实验箱,看本实验所用的芯片、电压接口、接地接口的位置。

3.  检查芯片是否正常。芯片内的每个与非门都必须一个个地测试,以保证芯片能正常工作。

4.  检查所需导线是否正常。将单根导线一端接发光二极管,另一端接高电平。若发光二极管亮,说明导线是正常的;若发光二极管不亮时,说明导线不导通。不导通的导线不应用于实验。

5.  按实验线路图所示线路接线。

6.  接好线后,按真值表的输入依次输入A、B、C、D四个信号,“1”代表输入高电平,“0”代表输入低电平。输出端接发光二极管,若输出端发光二极管亮则说明输出高电平,对应记录输出结果为“1” ;发光二极管不亮则说明输出低电平,对应记录输出结果为“0” 。本实验有四个输入端则对应的组合情况有16种,将每种情况测得的实验结果记录在实验数据表格中。

…… …… 余下全文

篇四 :组合逻辑电路的设计实验报告

基本知识

数字电路根据逻辑功能的不同特点,可以分成两大类,一类叫组合逻辑电路(简称组合电路),另一类叫做时序逻辑电路(简称时序电路)。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号,而且还取决于电路原来的状态,或者说,还与以前的输入有关。

【实验目的】

 学习组合逻辑电路的设计与测试方法。

【设计任务】

用四-二输入与非门设计一个4人无弃权表决电路(多数赞成则提案通过)。

要求:采用四-二输入与非门74LS00实现;使用的集成电路芯片种类尽可能的少。

【实验用仪器、仪表】

  数字电路实验箱、万用表、74LS00。

【设计过程】

设输入为A、B、C、D,输出为L,根据要求列出真值表如下

真值表

根据真值表画卡若图如下

由卡若图得逻辑表达式

用四二输入与非门实现

实验逻辑电路图

      实验线路图

【实验步骤】

1.  打开数字电路实验箱,按下总电源开关按钮。

2.  观察实验箱,看本实验所用的芯片、电压接口、接地接口的位置。

3.  检查芯片是否正常。芯片内的每个与非门都必须一个个地测试,以保证芯片能正常工作。

4.  检查所需导线是否正常。将单根导线一端接发光二极管,另一端接高电平。若发光二极管亮,说明导线是正常的;若发光二极管不亮时,说明导线不导通。不导通的导线不应用于实验。

5.  按实验线路图所示线路接线。

6.  接好线后,按真值表的输入依次输入A、B、C、D四个信号,“1”代表输入高电平,“0”代表输入低电平。输出端接发光二极管,若输出端发光二极管亮则说明输出高电平,对应记录输出结果为“1” ;发光二极管不亮则说明输出低电平,对应记录输出结果为“0” 。本实验有四个输入端则对应的组合情况有16种,将每种情况测得的实验结果记录在实验数据表格中。

…… …… 余下全文

篇五 :数电实验报告 实验二 组合逻辑电路的设计

实验二  组合逻辑电路的设计

一、实验目的

1.掌握组合逻辑电路的设计方法及功能测试方法。

2.熟悉组合电路的特点。

二、实验仪器及材料

a) TDS-4数电实验箱、双踪示波器、数字万用表。

b) 参考元件:74LS86、74LS00。

三、预习要求及思考题

1.预习要求:

1)所用中规模集成组件的功能、外部引线排列及使用方法。

2) 组合逻辑电路的功能特点和结构特点.

   3) 中规模集成组件一般分析及设计方法.

4)用multisim软件对实验进行仿真并分析实验是否成功。

2.思考题

    在进行组合逻辑电路设计时,什么是最佳设计方案?

四、实验原理

1.本实验所用到的集成电路的引脚功能图见附录

2.用集成电路进行组合逻辑电路设计的一般步骤是:

1)根据设计要求,定义输入逻辑变量和输出逻辑变量,然后列出真值表;

2)利用卡络图或公式法得出最简逻辑表达式,并根据设计要求所指定的门电路或选定的门电路,将最简逻辑表达式变换为与所指定门电路相应的形式;

3)画出逻辑图;

4)用逻辑门或组件构成实际电路,最后测试验证其逻辑功能。

五、实验内容

1.用四2输入异或门(74LS86)和四2输入与非门(74LS00)设计一个一位全加器。

1)列出真值表,如下表2-1。其中Ai、Bi、Ci分别为一个加数、另一个加数、低位向本位的进位;Si、Ci+1分别为本位和、本位向高位的进位。

             表 2-1 全加器真值表

2)由表2-1全加器真值表写出函数表达式。

      

3)将上面两逻辑表达式转换为能用四2输入异或门(74LS86)和四2输入与非门(74LS00)实现的表达式。

…… …… 余下全文

篇六 :组合逻辑电路实验报告

组合逻辑电路实验报告

数字电子技术实验报告 实验名称:组合逻辑电路

班级 姓名学号

实验日期 年月日交报告日期年月日

组合逻辑电路

一、设计要求

1.使用HDL设计一个新的逻辑功能并验证,比如 。

2.设计一个4选1多路选择器,并在开发板上验证。

3.完成4位数码管动态显示设计,实现将8个SW输入的两位十六进制数对应的8421BCD码,显示在数码管上。

二、实验内容

任务1:实现逻辑功能

(1)HDL源文件——ge.v

module ge(

input a,

input b,

input c,

input d,

output[0:0]z

);

assign z[0]=~((a&b)|(c&d));

endmodule

(2)约束文件——ge.ucf

NET"a"LOC=P11; //SW0

NET"b"LOC=L3; //SW1

NET"c"LOC=K3; //SW2

NET"d"LOC=B4; //SW3

NET"z[0]"LOC=M5; //LD0

(3)仿真文件——test_ge.v

initial begin

a = 0;b = 0;c = 0;d = 0;

// Wait 100 ns for global reset to finish

#100

a<=0;b<=0;c<=0;d<=1;

#200

a<=0;b<=0;c<=0;d<=1;

#200

a<=0;b<=0;c<=1;d<=0;

#200 a<=0;b<=0;c<=1;d<=1;

#200 a<=0;b<=1;c<=0;d<=0; #200 a<=0;b<=1;c<=0;d<=1; #200 a<=0;b<=1;c<=1;d<=0; #200 a<=0;b<=1;c<=1;d<=1;

…… …… 余下全文

篇七 :组合逻辑电路实验报告

                    

…… …… 余下全文

篇八 :电子技术实验报告4—组合逻辑电路的设计与测试

学生实验报告

…… …… 余下全文